芯片越做越大，形状却开始“打架”——高端算力芯片想要又大又方，封装基板却死死抱住圆形不放。这可不是单纯的审美问题，背后是物理限制，也是整个半导体产业积累了几十年的惯性。一个棘手的形状悖论，正随着AI芯片尺寸的持续膨胀而日益突出。
01 圆形→方形的“几何账”
要理解这个矛盾，得先回到最基础的制造逻辑：为什么晶圆是圆的，而芯片却是方的？
晶圆的圆形，源于单晶直拉法。在坩埚里将高纯硅加热成熔融态，再用一根带着籽晶的棒浸入其中，一边旋转一边缓慢提拉。通过精确控制提拉速率、转速和温度，就能在棒端拉出一根圆柱状单晶硅棒。后续打磨、抛光、切割之后，得到的就是一片圆形硅片——旋转提拉工艺决定了它的几何形状。
芯片之所以是方的，纯粹是效率考量。在晶圆上以方形阵列排布芯片，切割时只需沿直线走刀，速度快、浪费少。如果芯片是圆的，切割路径会复杂得多，耗时翻倍。而且方形芯片在封装时更容易与引线或焊盘对齐，尤其是Flip chip型封装，机器视觉识别起来也省事得多。
这里有几笔绕不开的经济账。第一是材料浪费。传统的12英寸圆形晶圆切割方形芯片时，边缘一圈产生大量无法利用的废料，面积利用率通常不足85%。而采用矩形路径的面板级封装，面积利用率可以轻松突破95%。这种“去边角化”的设计，意味着单次制程能产出更多芯片。据行业估算，从晶圆级封装过渡到面板级封装，单位成本有机会降低20%～30%以上。
第二是尺寸的刚性限制。随着工艺节点逼近亚20nm，半导体制造成本加速飙升，把晶圆尺寸从300毫米过渡到450毫米原本是降本的一条路，但对应的基板尺寸却始终跟不上AI芯片日益膨胀的封装需求。
更致命的是翘曲失控。大尺寸圆形基板在高温封装过程中，应力分布不均匀，容易翘曲变形，直接导致信号传输中断。而方形基板通过规整的结构设计，可以把翘曲度压到更低范围，正好满足先进封装对精度的苛刻要求。
02 “方”寸之争，两条主流路线
目前扇出型封装有两大技术分支：扇出型晶圆级封装（FOWLP）和扇出型面板级封装（FOPLP）。前者基于圆形晶圆，后者则使用方形面板作为基板。根据Yole的报告，FOWLP的面积使用率低于85%，而FOPLP超过95%，能放置更多芯片，成本也明显更低——面板级封装相比晶圆级封装，成本可降低约66%。
但方形基板的世界远不止FOPLP。
台积电的CoPoS技术（Chip-on-Panel-on-Substrate）就是从CoWoS 2.5D封装“面板化”演进而来。它与FOPLP有本质区别：FOPLP没有中介层，主要用于电源管理、传感器等成熟制程芯片；CoPoS则是在面板级基板上搭载芯片模组完成封装，通过更大尺寸的方形面板提升面积利用率，同时支持更大规格的封装尺寸。这一点对未来超大型AI GPU、AI ASIC和HPC芯片至关重要——下一代AI芯片需要整合更多运算晶粒和更多组HBM，传统封装的尺寸瓶颈逐渐显现，而CoPoS正好能突破这个天花板。
在AI、HPC、功率电子甚至航空航天领域，一场关于“形状、材料与性能”的暗战早已白热化。
先看方形硅基板。它由高纯度单晶硅制成，最大优势是热膨胀系数与芯片几乎完全一致，翘曲极小，还能在上面集成高密度的硅通孔。早在2024年，三菱材料就宣布已经能生产600mm×600mm的方形硅基板，专为超大尺寸AI芯片服务。短板也很明显：成本高，大尺寸制备难度大。
再看玻璃基板。低热膨胀系数、高平整度、低介电损耗——这些材料特性让玻璃基板成为最热门的候选。搭配TGV玻璃通孔互连技术，能充分发挥大尺寸面板制程优势，有效解决传统封装基板的翘曲、布线密度不足、高频信号损耗大等问题。英特尔和台积电都在拼命押注。
陶瓷基板则是另一条完全不同的技术路线。它通常由氧化铝、氮化铝或碳化硅制成，最大亮点是超高导热——氮化铝的导热系数可达170～230W/m·K，同时耐高压、抗腐蚀，能在极端环境下长期稳定工作。短板是大尺寸易碎，成本也比有机基板高。
如果说是FOPLP把“方形”带入了封装的主流视野，那么真正决定未来芯片性能、尺寸和成本的，其实是这些承载电路、传递信号、带走热量的基板材料。
03 方形基板，巨头抢注中
台积电正全力推进新一代面板级封装技术CoWoS，目前重点研发规格为310×310毫米，并正在评估在该尺寸上整合玻璃材料。德国设备商SCHMID首席销售官Roland Rettenmaier指出，行业正逐步走向标准化，主流面板尺寸包括310×310毫米、510×515毫米以及600×600毫米等多种规格。台积电押注310×310毫米，正是要在封装面积、生产良率与设备兼容性之间找到最佳平衡点。
自台积电InFO问世后，日月光也开始投入扇出型面板级封装的研发，目标是提供单位成本更低的先进封装方案。经过长期攻关，日月光已克服面板翘曲等关键难题。早期以300×300毫米规格试产FOPLP，良率表现不错；目前已将面板规格推进到600×600毫米，并认为若600毫米级产品的良率符合预期，将有客户导入，届时600×600毫米有望成为FOPLP主流规格。根据日月光营运长吴田玉2025年2月的说明，该产线将于2025年底前完成试产，2026年起送样给客户认证——这意味着日月光将在2026年正式承接客户订单，提供商业化的面板级封装服务。
TrendForce的数据显示，AMD已与日月光接洽，讨论以FOPLP封装PC处理器；高通则与日月光洽谈将电源管理IC采用FOPLP。
群创光电也掌握了超大面板封装制程，是目前业界面板尺寸最大的FOPLP生产者。其FOPLP面板尺寸高达700mm×700mm，远超其他业者常见的300～600mm规格。群创已展开第二期产能扩充，试量产产线月产能约达1000片超大面板，并已送样给多家海内外客户验证。市场消息指出，群创已获得欧系IDM大厂恩智浦和意法半导体的订单，应用涵盖消费电子和车用电子等成熟制程芯片。
力成科技是最早投入FOPLP的OSAT厂商之一。截至2025年，力成已完成面板级封装产能布建，并率先进入量产阶段。业界指出，力成抢在台积电、日月光之前，与国际IDM大厂联手小量生产FOPLP新品，虽然目前占营收比重有限，但随着先进封装市场向面板级发展，有望快速拓展新商机。
英伟达也在关注FOPLP。早在2024年就有市场消息称，英伟达有意在Blackwell架构芯片中引入FOPLP封装技术，应用于GB200。不过后续GB200发布后，未见相关更新。
除了封装技术，玻璃基板技术的推进同样成为焦点。2024年9月，英特尔宣布推出业界首款用于下一代先进封装的玻璃基板，计划2026年至2030年量产。英特尔在这一领域投入了大约十年，是最早开发出玻璃基板解决方案的公司。
早在CES 2024上，三星电机就提出将建立一条玻璃基板原型生产线，目标2025年生产原型，2026年量产。业内人士透露，三星电机已选定玻璃基板中试线的设备供应商，包括韩国企业Philoptics、重友以及海外的Chemtronics、LPKF乐普科等。
韩国SK集团旗下的Absolics投资了6亿美元，计划在乔治亚州科文顿建一座月产能达4000块的玻璃基板工厂。SK海力士通过这家美国子公司涉足该领域；中国的京东方已将玻璃基板确立为核心战略，计划2027年实现高深宽比产品量产……
04 方形基板，还要跨过几道难关？
方形基板在空间利用率、材料损耗控制等方面展现出的理论优势毋庸置疑，但短期内绝无可能替代圆形基板的主流地位。
圆形基板历经数十年产业化发展，从单晶生长、切割抛光到光刻、薄膜沉积，全链条配套体系已然成熟。设备、工艺、检测标准都围绕圆形几何形态深度优化，这种庞大的工业惯性和生态粘性极难打破。方形基板若想撼动其地位，必须直面几道尚未攻克的核心难关。
首先，方形基板的边缘应力分布远比圆形复杂，在高温工艺中极易产生翘曲与裂纹，直接影响良率。
其次，现有主流制造设备——旋转涂胶台、圆形等离子刻蚀腔体——均基于轴对称设计，改成方形需要对核心腔室乃至整线布局进行碘伏性改造，投资规模巨大且风险未知。
最后，方形基板的搬运、定位与掩膜版对准精度控制，在量产级别上还缺乏成熟稳定的工程方案，碎片率与均匀性问题突出。
综合来看，尽管少数头部企业与研究机构已在化合物半导体或先进封装领域展开试点，但要真正解决从材料生长、设备兼容到良率爬坡的全链条难题，或许还需要至少5年以上的时间。
