5月下旬，半导体行业迎来关键进展：ASML首席执行官傅恪礼正式宣布，采用新一代高数值孔径（High-NA）极紫外光刻技术制造的首批芯片，将于未来数月内正式交付。这批芯片将覆盖逻辑与存储两大关键领域，标志着全球芯片制造工艺正式迈入2纳米以下技术节点的量产前夜。
傅恪礼深入解读了High-NA EUV光刻机的战略价值。作为面向2纳米及更先进制程的核心图形化设备，High-NA EUV不仅能够实现更高的电路图形分辨率，更重要的是有望优化尖端芯片的制造流程与整体成本。无论是支撑人工智能发展的先进逻辑芯片，还是高带宽内存（HBM）与DRAM等高端存储芯片，都将受益于这项突破性光刻技术。
当然，尖端设备的初期投资同样引人关注。傅恪礼承认设备购入成本较高，但其设计理念正是通过技术迭代与生产规模化，持续降低单颗芯片的光刻成本。这实质上是一项面向未来的战略投资，其回报将在后续的大规模量产中逐步显现。
数周前，ASML的重要合作伙伴台积电曾公开评估：一台High-NA EUV光刻机的价格约在4亿美元，接近现有EUV机型的两倍。出于成本效益考量，台积电目前对大规模导入持审慎态度，更倾向于逐步推进技术验证与工艺磨合。
与此同时，其他行业巨头则展现了更强的部署意愿。英特尔已在其俄勒冈州波特兰的研发工厂安装了两台High-NA EUV设备，并累计完成了超3万片晶圆的工艺验证。该公司的目标清晰：为2027至2028年实现“14A”级先进制程的大规模量产奠定坚实基础。
在存储领域，SK海力士也已明确技术路线图，计划于年内首次引入High-NA EUV光刻技术，用于下一代DRAM产品的试产。由此可见，尽管技术导入策略存在差异，但全球领先的芯片制造商均已将High-NA EUV视为争夺未来制程优势的关键基础设施。
那么，High-NA EUV技术的核心优势究竟何在？简而言之，相比传统EUV光刻机，它通过显著提升光学系统的数值孔径，实现了更高的成像分辨率。这如同同时提升相机的对焦精度与进光量，能够曝光出特征尺寸缩小约66%的微观电路结构。正是这项技术突破，为延续摩尔定律、攻克2纳米以下制程的物理瓶颈提供了决定性的工艺支持。
