7月24日，SK海力士在端侧AI内存上有了新动作——正式启动3D堆叠DRAM技术开发，并同步开始招兵买马，与美国客户联合设计芯片方案。这技术说白了，就是把DRAM直接堆在逻辑芯片上，跟传统的PoP封装相比，芯片之间的连接距离大幅缩短，数据通道数量也更多，带宽和延迟表现自然跟着改善，功耗和空间利用率也更优。
从招聘信息看，SK海力士正在美国圣何塞招募3D堆叠DRAM-on-Logic设计工程师，岗位职责明明白白写着：与美国客户密切合作，主导相关逻辑芯片的联合设计。外界普遍解读为，这已经不是单纯的技术储备，而是为后续落地提前铺路。
为什么要押注这个方向？核心驱动力来自端侧AI设备对内存的更高要求。生成式AI正在进入智能手机、可穿戴设备、机器人等终端，本地运行AI模型需要更高带宽、更低功耗、更紧凑的芯片方案，传统封装方式越来越吃力。业内共识是，手机处理器将是这类技术最有可能率先落地的场景——毕竟手机处理器本身就是终端核心计算芯片，苹果、高通这些厂商一直在推动更先进的工艺和封装，端侧AI能力正是他们的主攻方向。
值得注意的是，SK海力士在AI服务器内存市场已经凭借HBM站稳了脚跟，如今又开始布局端侧AI的3D堆叠DRAM，这明显是在提前卡位HBM之后的新一轮AI内存竞争。今年4月，SK海力士管理层公开提到过，除了定制化HBM，公司还在推进高带宽闪存HBF以及3D堆叠DRAM-on-Logic等新方案，目标是针对不同AI负载提供更合适的存储产品。
说到底，HBM受益于数据中心AI，而3D堆叠DRAM瞄准的则是智能手机、可穿戴设备、机器人这些端侧AI市场。这次启动相关人才招聘，释放的信号很清晰：下一代AI内存之争，正在从云端延伸到终端。
