科学家突破120层3D DRAM技术，实现高密度存储新工艺

8月26日消息，众所周知，当前的NAND闪存普遍采用3D堆叠结构。短短十年间，3D NAND的堆叠层数已从2014年的24层，一路跃升至SK海力士在2024年11月宣布量产的321层。而我国的长江存储，据称其第五代3D TLC NAND闪存也达到了294层的高水准。

可以说，大容量SSD的快速普及，很大程度上要归功于3D NAND架构的不断演进。那么，DRAM内存技术是否也能借助类似的3D堆叠方式，实现容量上的重大突破呢？

近日传来一项重要进展：比利时微电子研究中心（imec）与根特大学宣布，其科研团队已成功在300mm晶圆上构建出120层交替堆叠的硅与硅锗（SiGe）结构，为高密度三维DRAM的研发奠定了关键技术基础。

据了解，这项研究成果已于8月4日发表在美国物理联合会（AIP）的期刊上（论文链接：https://doi.org/10.1063/5.0260979）。

研究显示，每一组叠层结构由约65nm的硅层和10nm的硅锗层（含20%锗）交替组成，重复堆叠120次后，最终形成了上述多层架构。

实验结果表明，晶圆内部保持了完全应变状态——这是确保器件良率的关键因素。同时，大部分错配位错集中在晶圆边缘区域，通过倒角效应得到有效释放。

研究团队特意选用含20%锗的硅锗材料，以便后续进行选择性刻蚀，从而形成所需的通道结构。结果显示，在量产级晶圆上构建超过100个双层结构具备可行性，为提高存储密度开辟了新路径。

为实现这一目标，团队对沉积工艺进行了多轮优化，在保持界面清晰、降低层间混合的同时，也兼顾了产率要求。他们使用ASM Intrepid设备进行减压化学气相沉积（CVD），在约675℃的温度下，分别用硅烷沉积硅层，用二氯硅烷与锗烷沉积硅锗层。二次离子质谱分析表明，即使延长沉积时间，相邻的硅层与硅锗层之间仍能保持良好的分界，几乎未出现明显混合。

在缺陷控制方面，团队借助高分辨率X射线衍射与截面透射电镜确认，晶圆内部的超晶格结构保持完全应变，未发现穿透位错。尽管硅锗总厚度已达约1.2微米，远超单层临界厚度，但通过多层结构设计与洁净的生长工艺，整体依然保持稳定。

研究还指出，应变释放主要发生在晶圆边缘，这得益于倒角效应。未来，可通过降低锗含量或引入少量碳元素，进一步减小晶格失配。此外，研究团队在必要时于晶圆背面施加压缩氮化物层，以抵消可能出现的翘曲现象。

沉积均匀性也是该研究的重点之一。论文显示，厚堆叠结构中的层厚波动，主要源于反应器石英管上的沉积物对温度分布的影响。通过采用带主动温控功能的新型设备，这一漂移现象得到显著缓解，层间一致性与横向均匀性均获得明显改善。

对比数据显示，优化后的单层沉积厚度差异可控制在约1.3%以内，极厚帽层结构的波动则升至约1.8%，其中边缘区域最为敏感。界面厚度保持在数纳米级别，底部界面约为2.6–2.9nm，上层过渡更为锐利，扩散现象显著减少。X射线测试进一步证实，垂直方向上的超晶格保持一致性与应变状态。

这项成果表明，在现有量产工艺条件下，实现百层以上的硅/硅锗叠层结构是可行的。它为高密度3D DRAM的未来发展，至少提供了一项扎实的实验依据。