英伟达自研HBM内存Base Die计划曝光：2027下半年试产，补齐AI算力短板

8月21日消息，据媒体报道，英伟达正式宣布将自主研发基于3nm工艺的HBM内存Base Die，预计在2027年下半年进入小规模试产阶段。这一战略布局旨在弥补其在HBM技术与生态方面的现有短板。

未来，英伟达的HBM供应链将转向“内存原厂DRAM Die + 自研Base Die”的组合模式，显示出该公司在高性能计算存储架构中进一步强化垂直整合的决心。

HBM已成为突破AI芯片“存储墙”的核心技术。从A100到Blackwell Ultra系列，HBM在芯片物料成本（BOM）中的占比已超过50%。目前该市场主要由SK海力士、三星和美光三大厂商主导，其中SK海力士占据最大市场份额。

随着HBM4时代的到来，传输速率需突破10Gbps，Base Die必须采用先进逻辑制程，其制造将高度依赖台积电等晶圆代工厂。

英伟达自研Base Die不仅旨在增强供应链议价能力，更着眼于引入高性能特性，提升HBM与GPU/CPU之间的数据传输效率，进一步巩固其对NVLink-Fusion开放架构生态的控制力。

这一战略预计将对现有存储芯片厂商造成冲击。英伟达的入局将打破以SK海力士为代表的存储原厂长期建立的技术壁垒，使其角色从整体解决方案提供者逐渐转向组件供应商。与此同时，混合键合、新型中介层等配套技术的需求有望大幅提升，从而推动上游材料与设备产业的发展。

尽管英伟达自研Base Die方案可能难以被CSP大厂直接采用，但其模组化设计有望使联发科、世芯等合作伙伴受益。随着英伟达与SK海力士竞相推进HBM4量产进程，HBM市场即将迎来新一轮竞争与格局重塑。