英特尔在前沿技术领域的战略布局，始终是半导体行业的风向标。每一次技术路线图或成果发布，都能为业界提供重要的参考坐标。在今年的IEDM 2024大会上，英特尔一举发布了7篇技术论文，覆盖从FinFET到2.5D/3D封装（EMIB、Foveros、Foveros Direct），再到即将在Intel 18A节点量产的PowerVia背面供电技术，以及全环绕栅极（GAA）晶体管RibbonFET。此外，还透露了多项面向未来的先进封装方案。这些信息量非常丰富，但真正值得行业反复研读的核心，其实集中在三个方向：先进封装、晶体管微缩和互连微缩。英特尔代工高级副总裁兼技术研究总经理Sanjay Natarajan在大会上对这几个领域的关键突破进行了详细解读。
先进封装的突破：选择性层转移技术
异构集成如今已成为芯片性能提升的标配手段，但现实中的瓶颈不容忽视。当前主流方式——无论是“晶圆对晶圆键合”还是“芯片对晶圆键合”——都存在一个通病：由于需要顺序装配芯粒，吞吐量难以提升，芯片尺寸和厚度也受到限制。英特尔这次提出的选择性层转移技术，直接绕过了这一限制。它的效率令人惊叹：能在几分钟内并行转移超过15000个芯粒，而传统方法需要数小时甚至数天。更关键的是，它实现了亚微米级芯粒的转移——最小尺寸仅1平方毫米，厚度只有人类头发的1/17。这种架构灵活、成本效益突出，使得处理器与存储器的混合搭配变得切实可行。Intel Foundry率先采用无机红外激光脱键技术，在这条路上迈出了实质性的一步，为旗舰AI产品的异构集成铺平了道路。
Sanjay Natarajan 对此评价相当有底气：“我们有理由期待这一技术能像PowerVia背面供电技术一样在业内普及。我们会积极开创并推动它，相信业内领先企业会逐步跟进。” 面向AI时代的大规模量产，英特尔还规划了更完整的封装解决方案，除了选择性层转移，还包括：
- 先进内存集成——解决容量、带宽和延迟这三大核心挑战；
- 混合键合互连的间距缩放——实现异构组件间高能效、高带宽密度的连接；
- 模块化系统扩展——通过连接方案有效降低网络延迟和带宽限制。
GAA晶体管的突破：物理与二维材料
晶体管技术一直是英特尔的看家本领，他们的目标是在2030年实现一万亿晶体管的集成。此次在IEDM上，英特尔展示了GAA RibbonFET晶体管的新进展：成功将栅极长度缩小到6nm，同时实现了1.7nm的硅通道厚度。通过精细调控硅通道厚度和源漏结，有效抑制了漏电流和器件退化，保证了极短栅极长度下的性能稳定性。研究数据显示，在6nm栅极长度下，RibbonFET相比其他先进节点的电子迁移率更高、能效更优，而且亚阈值摆幅和漏电流抑制（DIBL）都达到了业界最佳水平。
左图是透射电子显微镜（TEM）图像，中间是部分关键参数，右图展示了栅极长度与电子速度的关系。这一进展表明，在短沟道效应优化方面，英特尔已经走到了行业前列——未来更高密度、更低功耗的芯片设计有了更扎实的基础，摩尔定律也在持续向前推进，能够满足下一代计算和AI应用对半导体性能的苛刻要求。
为了进一步突破，英特尔将目光投向了二维半导体材料。具体来说，他们在GAA架构中引入了基于二维MoS₂的NMOS和PMOS晶体管，采用高介电常数的HfO₂作为栅氧化层，通过原子层沉积（ALD）实现精确控制。从下图的横截面成像可以清楚看到栅极金属、HfO₂氧化物和二维MoS₂的结构集成——整体厚度在纳米级别，漏源间距（L_SD）小于50nm，亚阈值摆幅低于75mV/dec，最大电流性能超过900µA/µm。栅极对沟道的控制能力显著提升。
右侧图表将英特尔的研究结果（THIS WORK）与其他同类研究做了对比，驱动电流和亚阈值摆幅的优势非常明显。可以说，GAA架构与二维材料的结合，让晶体管性能实现了质的飞跃。一旦硅基沟道的性能被推到极限，二维材料GAA晶体管很可能成为下一步的合理演进方向。
还有一点值得注意：英特尔观察到，晶体管数量呈指数级增长（符合摩尔定律），从微型计算机到数据中心每两年翻倍。但随着AI工作负载持续攀升，AI相关能耗可能在2035年超过美国当前的总电力需求——能源瓶颈正成为未来计算的关键挑战。因此，下一代晶体管必须是超低功耗的：需要具备超陡亚阈值摆幅（低于60mV/dec）和极低静态漏电流（I_off），能在超低供电电压（<300mV）下运行。英特尔在材料和物理层面也在不断探索，这次展出了采用Ge（锗）纳米带结构的晶体管，厚度9nm，结合氧化物界面创新设计，为低功耗高效传输打下基础。后续还将结合高介电常数材料和新型界面工程，开发更节能的晶体管。
英特尔呼吁全行业共同推动晶体管技术的革命。他们总结了过去60年的晶体管发展，并提出未来10年的两个核心目标：1）必须开发能在超低供电电压（<300mV）下工作的晶体管，大幅提升能效，为普遍化AI应用提供支撑；2）继续增加晶体管数量在技术上是可行的，但能源效率的革命性突破才是重心。
互连缩放的突破：钌线路
晶体管和封装都在持续微缩，互连随之成为第三个关键要素——毕竟这些导线需要连接数以万亿计的晶体管。但一个清晰的事实是：铜互连的时代正在走向尾声。铜导线的实际问题是必须添加阻挡层和籽晶层，随着尺寸不断缩小，这些相对高电阻的层会占据更多可用空间。英特尔观察到，当线宽缩小时，铜线的电阻率呈指数级上升，达到难以接受的程度。换句话说，晶体管越做越小、密度和性能都在提升，但传统布线方式已经跟不上连接需求了。
英特尔的突破在于采用具有成本效益的空气间隙钌（Ru）线路，作为铜互连的潜在替代方案。这个方案不需要昂贵的光刻技术，也不依赖自动对准通孔工艺。它巧妙地将空气间隙、减法钌工艺和图案化结合起来，有望打造合理的下一代互连技术，与未来的晶体管和封装相匹配。在小于25nm的间距下，新工艺在匹配电阻条件下实现了高达25%的电容降低，信号传输速度更快、功耗更低。高分辨率显微成像显示，钌互连线和通孔精确对齐，没有发生通孔突破或严重错位。减法钌工艺具备大规模生产（HVM）能力，消除了复杂的气隙排除区和选择性蚀刻需求，经济性和可靠性都很突出。
写在最后
半导体产业是一个高度复杂的生态系统，任何突破都需要各方合力。英特尔在封装、晶体管和互连领域的创新，为行业提供了宝贵的经验和启示。正如Sanjay Natarajan所说，英特尔的目标是为整个行业提供路线图，协调和统一所有研发资源与努力，让下一代产品和服务推动行业前进，继续推进摩尔定律。英特尔始终将自己视为摩尔定律的守护者——这不仅是为了自身利益，更是为了整个行业的共同发展。
