先看结论：基于IGZO材料的2T0C存储器，终于从平面结构迈入三维集成时代。

中国科学院微电子研究所与北京超弦存储器研究院携手，在IGZO基2T0C架构的三维DRAM领域取得了一项关键突破——成功研制出具备四层垂直堆叠能力的3D 2T0C存储单元。简言之，这是该类器件首次实现多层单片集成，具有里程碑式意义。

回顾背景。当前人工智能与高性能计算对存储器的要求日益严苛，既需大容量，又追求高带宽。传统SRAM每个单元需六个晶体管，占用面积过大，容量难以提升。片外DRAM虽容量可观，但访问延迟偏高，在数据吞吐量增大时暴露出明显短板。

IGZO材料构建的2T0C架构，其核心优势在于与后道工艺兼容，可直接集成于逻辑芯片之上。这不仅能提高集成密度，还能同步解决带宽瓶颈。因此，业界普遍将其视为突破“存储墙”的重要技术方向。然而，此前研究多局限于平面结构或基于4F²尺寸的垂直单元，真正实用的多层三维集成方案始终未实现。

如何攻克这一瓶颈？联合团队提出了一套创新思路：基于2T0C单元的单步多层三维堆叠方法。具体而言，新结构采用垂直字线布局与双栅型2T0C存储单元设计。从实际测试看，读取裕度、双栅协同控制的稳定性以及工艺成本等关键指标均展现出显著优势。此外，双栅调控机制使IGZO晶体管在性能一致性与环境稳定性方面表现优异。

最终制备的三维2T0C单元，不仅实现了高速写入响应，还维持了长达400秒的数据保持时间。更令人瞩目的是，它成功支持单单元三值存储——这意味着存储密度获得了实质性提升。

这项成果已被2026年度超大规模集成电路研讨会录用，论文标题为：Highly stackable 3D DRAM of Dual-gate IGZO 2T0C with Record 3 bits/cell and 400s Data Retention。论文第一作者为廖福锡博士后和朱正勇研究员，通讯作者为李泠研究员、杨冠华副研究员以及赵超研究员。