11月12日，在最新一季分析师大会现场，AMD不负众望地公布了未来CPU架构路线图，不仅透露了Zen6架构的诸多技术细节，更首次官宣了Zen7的研发计划。
不过值得留意的是，这次路线图对应的产品主要面向数据中心级别的EPYC服务器处理器，并未涉及消费级锐龙平台，二者在制程工艺和架构设计上存在显著差异。
从Zen4时代开始，AMD首次划分出Zen4与Zen4c两种核心架构（这与Intel的异构大小核设计不同），分别采用5纳米和4纳米制程工艺，首次支持AVX-512指令集，并增大了二级缓存容量。
Zen5与Zen5c将分别升级至4纳米和3纳米工艺，完整支持512位宽的AVX-512指令，同时扩展并深化了计算引擎的架构设计，还对缓存体系的一致性进行了专项优化。
接下来的Zen6与Zen6c将首次采用2纳米先进制程，但目前尚未完全确认两种核心是否均采用这一工艺，不排除Zen6使用3纳米、Zen6c采用2纳米的可能性。
Zen6系列的EPYC处理器将支持全新的AI数据类型，并集成更多AI流水线单元，这些升级都在业界预料之中，具体实施方案仍有待官方披露。
Zen6架构预计将在明年正式发布，当然仍会延续EPYC服务器平台先行的策略，消费级锐龙处理器很可能要等到2027年才能问世。
关于更遥远的Zen7架构，目前尚未透露具体工艺细节，仅标注为“未来节点”，有可能升级至14A工艺，这与台积电即将投产的制程节点相符。
Zen7的升级重点将继续聚焦AI性能，例如引入新型矩阵计算引擎，并持续拓展AI数据格式的支持范围。
至于是否会继续划分为Zen7与Zen7c两种版本，至少从当前公布的路线图来看尚未明确标示。
