现代芯片设计的复杂性正以前所未有的速度攀升，工程团队在开发更加复杂的CPU、GPU与AI系统时，所承受的压力可想而知。为了有效应对这一挑战，英伟达正携手楷登电子与新思科技，将重点聚焦于NVIDIA Vera CPU的关键EDA应用优化，力求提升芯片设计效率。
英伟达已将Vera部署到其下一代CPU和GPU研发的EDA工作流程中，这背后传递的信号十分明确：高性能CPU架构本身就是加速行业最棘手工程负载的一把利器，能够显著提升芯片开发全流程的运转效率。
仿真、验证与实现技术，在半导体开发中扮演着核心角色。在芯片真正进入制造阶段之前，工程师们往往需要花费数年时间，反复验证行为、识别关键场景，通过数千次迭代才能把设计打磨至完善。尽管GPU和AI加速了不少芯片设计环节，但一些关键的EDA工作负载依然高度依赖CPU性能。逻辑仿真、形式验证，以及部分数字实现，通常需要依赖快速的单核心性能、高效的内存系统，以及强大的整体吞吐量。
▲ 英伟达波特兰数据中心的Vera集群
根据英伟达博客披露的信息，初步测试覆盖了多个EDA应用，结果相当亮眼。Cadence Jasper是一个形式验证平台，利用智能证明技术与机器学习，能够在设计周期早期就发现并修复错误，从而大幅提升验证效率。Synopsys VCS则是一款高性能功能验证解决方案，用于在制造前模拟和验证复杂芯片设计。在相同核心数量的测试条件下，这两款应用在部分工作负载上的性能提升最高达到了1.5倍，展现出强大的优化潜力。
除了基准测试数据，英伟达还与两家公司展开了更深入的合作，包括应用性能分析、软件优化和系统级调优。更重要的是，Vera正被部署到未来英伟达处理器开发的EDA工作流程中。Vera本身搭载了88个定制的Olympus CPU核心、LPDDR5X内存子系统，以及第二代英伟达可扩展相干结构，为复杂芯片设计提供了坚实的硬件基础。
展望未来，英伟达计划在Vera的基础上推出下一代Rosa处理器，搭载NVIDIA Rigel核心。同时，EDA应用的优化也将在其CPU路线图中持续演进。可以说，从芯片设计到下一代架构，英伟达正在用自家CPU验证一个闭环：更好的CPU，才能造出更好的芯片。
