2024年，集成电路行业正站在技术变革与市场机遇的交汇点。全球经济步入新常态，技术创新的浪潮加速推进，市场需求持续演变，这些因素共同驱动着一个核心问题：集成电路企业如何在新的竞争格局中保持活力，并实现可持续增长？作为IP领域的领军企业，芯耀辉分享了他们在过去一年的实践经验与成果，并以此为基础展望了未来的发展方向与潜在机遇。

科技发展的速度有目共睹——人工智能迎来爆发式增长，AI芯片的广泛普及，加上软件定义系统的快速演进，万物智能时代正在加速到来。然而，进入后摩尔时代后，传统的芯片发展路径已明显触及性能天花板。此时，3DIC、Chiplet等先进封装技术应运而生，正成为突破性能瓶颈的全新动力源。这些技术不仅为芯片性能与集成度开辟了新的提升路径，也带来了创新的解决方案，成为驱动芯片行业持续演进的重要引擎。

在这一背景下，IP与IC设计技术正迎来新一轮变革的关键节点，机遇前所未有。在复杂的芯片设计架构中，各类IP扮演着不可或缺的角色——它们在芯片内部计算模块与外部设备间扮演着不可或缺的桥梁角色。以AI芯片为例，由于需要处理和传输海量数据，芯片内部不同计算模块之间需进行高速数据交换，比如CPU、GPU、NPU之间会通过UCIe、Die-to-Die接口等IP实现高带宽、低延迟的互连；同时，还需要与外部设备实现高效、可扩展且一致性的互连，例如通过PCIe、Serdes等接口IP与存储和网络设备完成数据的准确传输。此外，AI芯片在运行时频繁读写大量数据，对内存带宽和容量要求极高，HBM、DDR、LPDDR等接口IP便承担起与存储颗粒之间高速数据传输的重任，有效解决带宽瓶颈，加速数据在芯片和内存之间的流动。可以说，接口IP在AI芯片领域不仅显著提升了性能，还能实现功能优化与扩展，帮助客户充分释放设计潜能——这一价值正变得日益关键。

打造一站式完整IP平台解决方案，实现从传统IP向IP2.0的战略转型

回顾2024年，国内半导体产业经历了诸多内外部挑战。但若问芯耀辉这一年过得如何，答案仍是收获颇丰。

面对人工智能市场的迅速崛起，芯耀辉推出的UCIe、HBM3E以及112G SerDes等高速接口IP，均在Chiplet和人工智能领域获得了广泛应用。UCIe技术解决了Chiplet芯片内D2D互联的问题，HBM提升了高带宽内存与芯片间的互联效率，而112G SerDes则实现了芯片间的高速互联，显著提高了集群效能。

具体来看，UCIe凭借高带宽密度、低传输延迟以及与PCIe和CXL的协议复用优势，已成为Chiplet中D2D互联标准的首选方案。芯耀辉推出的UCIe IP涵盖了PHY和Controller两大模块。其中，PHY IP在先进封装上最大速率可支持32Gbps，标准封装上也能达到24Gbps，同时具备极佳的能效比和低传输延迟。更值得一提的是，其最大传输距离支持到50mm，远超市面上标准协议中的25mm，这为客户的Chiplet方案提供了更大的灵活性与可扩展性。而在Controller IP方面，它兼容FDI、AXI、CXS.B等多种接口，让客户在集成使用时能实现与系统设计的无缝切换。

HBM凭借高带宽、低功耗和低延迟的特性，在AI、高性能计算等领域表现突出。芯耀辉顺势推出了国产工艺上的HBM3E PHY和Controller IP，其中PHY的最大传输速率支持到7.2Gbps，Controller则拥有卓越的带宽利用率，最高速度可达10Gbps。在SerDes领域，Serdes IP以高数据传输速率和低功耗特性，在数据中心内部连接和外部通信中成为首选方案。芯耀辉推出了不同组合的SerDes PHY，最高支持112Gbps，并兼容PCIe、OIF和以太网等多种协议，满足不同客户对速率的需求。同时，还推出了兼容PCIe和CXL的控制器IP，一站式解决客户的IP选型与集成难题。

这些高速IP，芯耀辉在2024年已成功研发并完成交付。研发过程中，他们与众多客户进行了深入探讨并达成了合作意向。产品推出后，在人工智能、数据中心和高性能计算等领域迅速获得了客户的积极反馈，并展开了深入合作。

还有一点值得关注——2024年，芯耀辉成功实现了从传统IP到IP2.0的战略转型。这一转型的核心，是通过一站式完整IP平台解决方案实现全面升级：不仅提供高性能、低功耗、强兼容的高速接口IP，还配套提供基础IP和控制器IP，帮助SoC客户从内到外提升性能。同时，他们格外注重产品的可靠性、兼容性与可量产性，并提供系统级封装支持，优化PHY布局、Bump和Ball排布，提升量产表现，加速产品上市周期。此外，通过整合完整的子系统资源，从方案制定到集成验证，再到硬化和封装测试，提供端到端的解决方案。芯耀辉还积极推动国产供应链，提供Substrate和Interposer设计参考，协同上下游产业链，助力产业技术突破。

AI为半导体IP产业带来新增量，国产IP机遇与挑战齐飞

全球半导体IP市场规模持续增长的同时，人工智能、数据中心、智能汽车等新兴领域正在为IP产业带来新的增量空间。这些领域对高性能芯片的需求不断增长，极大地推动了IP市场，尤其是接口IP的需求日益旺盛。但随着外部不确定因素的增加，国产化需求变得更加紧迫，国产先进制程的迭代速度也有所放缓——这给国产IP带来了机遇，也带来了严峻的挑战。

机遇在于，国产化需求的推动和国产芯片背靠广阔市场的优势，为国产IP的发展提供了广阔空间。未来市场会稳步扩张，尤其是Chiplet相关的产品和服务，必将迎来一段蓬勃发展期。

挑战则来自国产先进工艺迭代速度的放缓和国外先进工艺获取难度的增加。在这一背景下，SoC对国产IP提出了更高要求：需要在现有工艺基础上实现更高速的接口IP设计，这无疑增加了IP设计的难度和成本。与此同时，Chiplet作为SoC架构改进的首选方案，虽然能应对这些难题，但同时也带来了封装、测试和量产等一系列挑战，同样会影响IP设计。因此，IP公司不仅要提供可靠、兼容性强且可量产的IP产品，还需具备强大的系统封装设计能力和供应链管理能力，以确保整体解决方案顺利落地。

面对这样的机遇与挑战，芯耀辉下一步的规划很明确：继续优化现有工艺上的接口IP，满足客户多样化的应用场景需求，通过提升接口IP性能充分释放国产工艺的潜力。同时，紧跟协议演进的步伐，逐步推出符合DDR6、LPDDR6、PCIe7等先进协议标准的接口IP。此外，还将扩展覆盖不同Foundry和工艺的Foundation IP，并推出更多性能优化的数字控制器IP，为客户提供更广泛的选择和更强的技术支持。

在新兴的Chiplet市场，芯耀辉将提供系统级的封装设计方案，帮助客户推出高可靠性和可量产性的Chiplet IP产品，并携手国产上下游企业共同打造完整的国产供应链。在车规芯片领域，凭借此前在AEC-Q100和ISO 26262功能安全认证方面的丰富经验与IP积累，芯耀辉将进一步拓展车规IP解决方案的覆盖范围，协助客户加速功能安全评估，实现相应的ASIL等级目标，从而帮助SoC客户缩短设计、认证和产品发布的时间，降低成本。

芯耀辉始终认为，作为一家本土IP授权服务企业，必须深入了解客户的需求，全面掌握其应用场景和实际需求，开发出完全贴合客户需要的IP产品，并提供所需的服务。同时，不能只做行业的追随者，仅仅寻求国产替代方案；而应聚焦市场需求，做其他国产厂商没有做好、但又非常有难度的东西。专注做有难度、有价值的产品，完善产业链，通过IP授权和服务为产业提供强有力的支撑，为芯片产业创造最大的价值。

当前及未来十年，是半导体产业，尤其是中国半导体的黄金十年。尽管自去年以来半导体行业面临增速放缓，今年又遭遇更加严峻的封锁形势，但可以确定的是，行业终将迎来全面复苏。在这样的市场变动过程中，芯耀辉真正在攻坚克难做实事、脚踏实地推进技术创新和解决方案方面的优势将更加凸显。随着行业复苏的到来，公司将迎来更大的增长机遇。

展望2025年，芯耀辉将以全新的IP2.0成熟方案为核心，结合高可靠性、可量产的IP组合、完整的子系统解决方案、系统级的封装设计，以及强大的供应链能力，预见并解决客户在IP应用中可能遇到的各种挑战，更好地适应市场创新需求。