随着人工智能与物联网技术的规模化落地，数据中心内部的流量正在以惊人速度膨胀，高速信号传输技术的迭代早已不是“可选项”，而是产业发展的核心命题。当前主流的可插拔光模块方案虽然技术成熟，但电光转换器件置于有机基板端部，长距离电互连所引发的高频信号损耗，已成为制约系统带宽提升的关键瓶颈。在此背景下，共封装光学（CPO）技术应运而生——通过将电光转换单元直接贴近集成电路，大幅缩短电互连路径，从而成为下一代高速大容量传输领域的核心技术路线。而在基板材料的选型中，玻璃基板凭借其卓越的平整度、支撑大规模集成的高刚性，以及优异的电学特性，被业界视为光电集成器件的理想承载平台。

本文基于日本Dai Nippon Printing研究团队在ECTC 2026上发表的研究成果，对基于压印光刻工艺的玻璃基高密度聚合物光波导技术进行了系统性梳理与深入分析。

高密度波导的设计目标与制备工艺

回归正题，面向数据中心应用场景，玻璃基聚合物波导基板的核心设计思路如下：在一块大尺寸玻璃基板上集成多颗GPU，并借助光子集成电路（PIC）与聚合物光波导构成的互连体系，承载GPU之间的高带宽通信以及封装间的互连需求。

根据通用芯粒互连高速总线（UCIe）规范，先进封装的岸线带宽目标已飙升至1317 GB/s/mm。若采用单通道200 Gbps的光信号传输，收发光通道合计每毫米需布置约100个通道，相应的波导间距需达到约10μm的量级，唯此方能满足带宽密度的严苛要求。

研究团队采用压印光刻工艺来实现这一高密度波导的制备。最终，他们成功加工出间距10μm、芯层宽度3μm（线宽/间距=3μm/7μm）的光波导结构。从截面SEM图像观察，相邻波导之间存在一层薄薄的残留层——这是压印工艺中模具与基板之间树脂填充过程带来的固有特性，无法完全消除，亦属压印光刻工艺普遍存在的一个技术细节。

从封装布线的实际需求出发，封装边缘需实现与PIC正交方向的光信号输入输出，这就要求波导在基板有限面积内完成小半径转弯布线。聚合物光波导的弯曲损耗与芯层及包层之间的相对折射率差密切相关。因此，必须设计出足够高的折射率差，方能在小弯曲半径下维持可接受的传输损耗，从而提升封装内光互连的布线灵活性。

高密度波导的串扰特性与抑制机理

波导串扰是高密度集成中核心的性能约束。研究团队通过光束传播法（BPM）仿真与实验测试相结合，系统分析了相对折射率差及残留层对串扰的影响规律，并提出了相应的工艺优化方案。

仿真分析：折射率差与残留层的影响规律

研究将串扰定义为输入激励波导与相邻波导输出光强损耗的差值，并以−30 dB作为串扰合格的阈值。仿真结果显示，相对折射率差直接决定了最小可实现的波导间距：当Δ=0.5%时，最小允许间距为50μm；Δ=1.0%和Δ=2.0%时，最小允许间距为20μm；Δ=3.0%时，最小允许间距可降至10μm。规律十分清晰——相对折射率差越大，可实现的波导间距越窄，高密度集成能力也就越强。

针对压印工艺带来的残留层问题，研究对Δ=2.0%和Δ=3.0%两种结构，分别仿真了0μm和1.0μm残留层厚度下的串扰表现。结果表明，残留层的存在会导致串扰出现一定程度的升高，其背后的机理在于：光能量通过残留层发生泄漏，增强了相邻波导之间的模式耦合，最终引发串扰上升。

实验验证：不同折射率差的串扰表现

为验证高折射率差对串扰的抑制效果，研究团队通过调整波导树脂的组分，制备了相对折射率差分别为0.4%、1.3%、2.3%的实验样品，波导间距覆盖了5μm、10μm、20μm、30μm、50μm、80μm、125μm的全量程。

串扰测试采用1310 nm波长的光源，输入侧通过单模光纤耦合对准待测波导，输出侧则通过单模光纤连接功率计，分别测量目标波导与相邻波导的传输损耗。样品的细间距传输段长度为18 mm，与仿真条件保持一致。

测试结果与仿真趋势高度吻合：相对折射率差越大，相同间距下的串扰水平就越低。以−30 dB作为阈值，Δ=0.4%时达标间距为30μm，Δ=1.3%时达标间距为20μm，而Δ=2.3%时，在10μm的目标间距下，实现了−32.3 dB的串扰水平，完全满足设计要求。

测试中还发现一个值得关注的现象：在宽间距条件下，串扰数值饱和在−40~−50 dB的区间内，整体高于仿真结果。经过排查验证，测试设备本身的背景噪声仅约−110 dB，并非限制因素。这一饱和现象的真正来源是测试环境中的杂散光，包括波导内部的缺陷、侧壁粗糙、样品端面与空气的散射等因素——这些都是仿真中未覆盖的变量。杂散光水平大约在−50 dB左右，构成了串扰的测量下限。

残留层优化方案

若后续应用中细间距波导的传输长度进一步增加，串扰水平确实存在上升风险。提升相对折射率差是抑制串扰的核心手段，但受材料体系限制，折射率差的提升存在物理上限。因此，降低压印工艺的残留层厚度，便成为另一个关键的优化方向。

传统优化路径可采用等离子刻蚀或反应离子刻蚀进行后处理，在保留波导整体形貌的前提下，选择性去除或减薄残留层。不过，这类工艺可能提升波导表面的粗糙度，进而增加传输损耗，需从整体工艺流程上进行协同优化。

研究同时提出了一种新的制备工艺方案：先在涂覆了包层材料的玻璃基板上，通过压印光刻加工出波导沟槽结构；随后在包层表面涂覆芯层材料，并通过刮胶工艺去除沟槽之外的多余芯料。此举可大幅降低波导的残留层厚度，从而在不改变材料体系的前提下，实现更优的串扰抑制效果。

波导材料的长期可靠性评估

长期可靠性是聚合物波导落地CPO应用的核心指标。与玻璃、硅基光波导相比，聚合物波导在高温高湿环境下的折射率变化幅度更大，这可能引发模式失配与散射增强，最终导致传输损耗上升。

研究参考了JEDEC标准来设定可靠性测试条件，开展了两项加速老化测试：150℃的高温存储（HTS）测试，以及85℃/85%相对湿度的温湿度存储（THS）测试，测试时长均为500小时。测试样品为沉积在硅衬底上、厚度小于1μm的聚合物波导薄膜，采用光谱椭偏仪测量可靠性测试前后的折射率变化。

测试结果显示，初始状态下，包层折射率为1.4984，芯层折射率为1.5450，对应的相对折射率差为3.02%。经过500小时的高温存储测试后，相对折射率差降至2.87%，下降幅度为0.15%。

研究从两个维度评估了此次折射率变化对实际应用的影响：

第一个维度是单模传输稳定性。将矩形波导等效为阶跃型圆形波导，通过归一化频率（V参数）判断单模传输条件——当V参数小于2.405时，波导工作在单模状态。从公式来看，芯包层折射率差的下降会放宽单模传输的最大芯径约束。因此，此次观测到的折射率变化并不会改变波导的单模传输特性。

第二个维度是弯曲损耗的影响。针对实际应用中典型的1mm弯曲半径开展了仿真，结果发现，只有当相对折射率差降至1.4%以下时，弯曲损耗才会超过0.1 dB。此次高温存储后，折射率差仅下降0.15%，剩余2.87%的折射率差远高于阈值，因此对实际布线的弯曲损耗不会产生不利影响。

综合单模特性和弯曲损耗两个维度来看，这款聚合物波导材料在500小时可靠性测试后，仍然保持着充足的性能余量，完全满足长期工作的可靠性要求。

结论

这项研究通过压印光刻工艺，在玻璃基板上成功制备了高密度聚合物光波导，并通过仿真与实验的双重验证，确认了芯包层相对折射率差对串扰的抑制作用。在Δ=2.3%的条件下，实现了10μm间距下−32.3 dB的低串扰性能，完全匹配CPO高密度互连的带宽密度需求。可靠性评估结果也显示，500小时高温存储后，波导材料的相对折射率差仅下降0.15%，对单模传输特性和弯曲损耗均无显著影响，材料可靠性十分扎实。研究结果充分证实：采用高相对折射率差的聚合物材料体系，完全可以构建出兼具低串扰与高可靠性的CPO高密度光波导布线方案。