在本届智源大会上，行业风向标清晰可见——每年此时，这场北京举办的技术盛会总能揭示出产业发展的关键趋势。今年，200余位全球顶尖学者与40多位产业界代表齐聚一堂，讨论焦点几乎全部集中在世界模型、具身智能、AI自进化等最前沿的议题上。然而，一个老生常谈的问题始终制约着产业发展：算力瓶颈。
作为国内可重构计算领域的代表性企业，清微智能在此次大会上展示了可重构超节点服务器与三维集成技术，并提出了国产算力发展的四条创新路径。简而言之，其核心目标是推动国产算力从“能够运行”向“用得起、用得值”的实质性跨越。会议期间，清微智能软件副总裁李彬围绕技术路线选择、如何突破工艺限制以及产业生态构建等关键议题，分享了大量具有实践价值的见解。
锚定可重构路线 走差异化创新之路
清微智能成立于2018年，自创立之初便未遵循行业主流路径，而是坚定选择了可重构计算架构。这一决策并非一时冲动。李彬对此有着清醒的判断：当前国际环境决定了美国对中国芯片产业的遏制将是长期性的。若一味沿着他人的成熟路线追赶，代际差距将持续存在，缩小差距的难度极大。
进一步分析，摩尔定律已逼近物理极限，传统架构本身难以再实现突破性的能效提升。“要继续大幅提升算力性价比，必须从架构层面进行根本性创新，而非在别人的架构上做渐进式改良。”这番话直截了当，但道理清晰明了。
“我们宁愿选择一条艰难但正确的道路。”历经八年的深度研发，清微智能已走通从架构创新、产品落地到客户验证的完整商业闭环，这本身就是企业最大的信心来源。
先进制程受限是国产芯片厂商普遍面临的障碍，这一点无法回避。关键在于，如何在成熟工艺条件下，满足大模型时代的海量算力需求？清微智能的解决方案看似简洁，实则是一条系统级工程思路：以集成技术换取高性能。
先从芯片架构层面看，传统架构的多重限制几乎刻在基因里——功耗墙、存储墙、通信墙……晶体管有效利用率能达到40%已属上乘。清微智能的可重构数据流引擎则采取了不同策略：计算单元根据数据流动按需重组，晶体管利用率直接提升至70%以上。这意味着，用成熟制程便能输出接近先进制程的有效算力。目前，该方案已在电力、政务、EDA、电信四大关键行业实现落地，并非停留在PPT阶段，而是实实在在的大规模部署。
再谈封装集成。行业长期受困于“内存墙”问题。清微智能此次展示的下一代AI芯片采用了3.5D异构堆叠与Chiplet架构，将可重构计算芯粒和DRAM存储芯粒进行三维垂直堆叠。通俗来讲，传统2D平面如同单车道传输，而三维集成则相当于搭建了立体的四车道。信号传输距离从毫米级压缩至微米级，访存带宽相较于传统HBM方案实现了数倍提升。对于千亿参数大模型而言，这意味着参数搬运的延迟显著降低。
“第一代算力芯片采用的是低成本的DDR，依靠可重构架构在芯片内部解决带宽瓶颈，系统级实现高性能，从而绕开了对HBM的依赖。”通过先进封装集成技术，用成熟制程接近先进制程的性能表现——这是一条差异化的突破路径：不与工艺封锁正面硬碰，而是凭借架构与系统级集成创新跨越发展壁垒。
竞争优势显现 超节点技术释放集群价值
随着大模型参数规模的持续膨胀，算力需求的供给方式也随之变迁——从单机离散模式转向集群集约式部署。芯片与芯片之间的互联效率，直接决定了整个集群的综合效能。
清微智能此次展出的可重构智算超节点服务器，是国产算力集群技术的一项重要落地成果。4096颗可重构计算芯片以访存语义为基础，通过Mesh拓扑实现点对点通信，全程无需独立的交换芯片或交换机。单集群算力突破每秒500千万亿次，互联成本相较于国外同类方案降低了约90%。今年3月，该技术入选2026中关村论坛重大科技成果，并已在北京市某算力场项目正式上线——从硬件部署、大模型训推到全链路运维，实现全程贯通。目前，清微智能已从千卡集群工程验证，推进至十余个省份的万卡级智算中心规模化部署。
关于超节点技术，李彬指出这并非一个全新的概念，其本质是将大量芯片与算力资源聚合，形成一个统一的算力整体。过去它未受广泛关注，是因为模型计算规模尚未达到需要它的程度。如今，大模型从十亿、百亿参数迅速攀升至千亿乃至万亿级，超节点的价值便充分释放出来。
谈及市场竞争力，李彬从两个维度给出了判断。在单芯片层面，同等成本条件下，性能与性价比已大幅提升；下一代AI算力芯片预计还有2至3倍的提升空间。在集群层面，芯片内置的高速通信能力设计，省去了外部交换机、以太网卡等配套设备的投入——构建同等规模的四千卡集群，互联通信成本可降低约九成。这意味着，相同的资金投入能搭建出更大规模的算力集群。
共建统一生态 推动国产算力向主流迈进
硬件是基础，但生态才是算力产业长远发展的真正护城河。国产芯片正从补充角色向产业应用的主流迈进，构建统一的软件接口与产业生态已成为行业共识。
“如果每家芯片公司都使用自己的一套软件栈，用户就需要针对不同芯片分别适配、分别开发，同一个应用可能需要做很多个版本——这显然无法持续。”李彬认为，一套统一的软件生态是必需的：不同厂商的硬件搭载统一的系统底座，用户无需关心底层是哪家芯片，在统一软件接口上开发一次，即可在所有芯片上运行，规模效应的正向循环自然能够启动。
清微智能对生态建设的重视由来已久。过去两三年，公司持续投入大量资源，深度参与国产AI算力统一软件生态建设。目前，清微是行业内少数实现FlagOS全部核心组件全栈兼容的企业，其适配规模在非GPU架构中处于行业前列。换句话说，基于FlagOS开发的AI应用，可以在清微芯片上无缝运行。
今年4月底，包括清微在内的10家国产AI芯片企业，基于FlagOS首次实现了千亿大模型DeepSeekV4的0DAY适配，并通过FlagRelease发布了模型推理镜像。此次适配工作主要由生态开发者主导完成，而非芯片厂商——这意味着“一次编写，多芯部署”的双向价值已从概念转化为实际落地。
在李彬看来，生态建设的重要性甚至不亚于芯片本身的技术创新。对芯片企业而言，只需完成少量适配工作即可触达广泛的开发者群体；对开发者来说，一次适配就能让应用在多类国产芯片上运行，迁移成本大幅降低。更深层的价值在于：芯片厂商可以专注于硬件架构创新，而软件生态企业则能提升算力的易用性——这种协同创新模式，才能推动国产算力以更快的速度追赶国际先进水平。
产业趋势明朗 国产算力已赶上国际水平
随着人工智能与实体经济的融合日益深入，算力需求持续增长，产业供给格局也在被重塑。李彬认为，大模型能力的快速提升正在从根本上改变算力的供给方式。
“过去算力以单台服务器、单机的方式供给，较为离散。如今模型越来越大，推理和训练对算力的需求越来越集中，集约式集群部署已成为必然选择。”他表示，相较于离散部署模式，集群化的整体总拥有成本效率更具优势。如果再叠加超节点技术的优势，算力性价比还能进一步提升。
关于算力成本下降这一普遍关注的行业议题，李彬认为需要算法与硬件两个维度协同推进。在算法层面，同等参数规模的模型能力仍在持续提升；未来随着模型算法进一步成熟，实现同等智能水平的模型成本将持续下降。在硬件层面，一方面通过软件优化持续挖掘芯片架构潜力，提升单位硬件的任务处理能力；另一方面通过架构创新、3D封装、超节点互联等技术，从底层提升算力性价比。“最终目标是为用户提供更普惠的算力服务。”
那么，国产算力替代的产业临界点究竟何时到来？李彬的判断是：已经很接近了。今年DeepSeekV4的发布就是一个标志性事件。“过去每次新模型发布，国产芯片都需要几周甚至几个月才能完成适配。但今年V4发布时，多家国产芯片与国际主流厂商同期完成了适配——这在AI芯片发展历程中是首次。”从软件生态角度看，统一软件框架的成熟速度也超出了预期。当市面上主流的大模型和算法都能在国产芯片上稳定运行时，从技术能力层面看，国产算力已经与国际主流生态形成了对等水平。
“未来1到2年内，我们将看到这个临界点真正到来。到那时，用户选择国产算力芯片，单纯是因为它确实好用、性价比高。”
当然，芯片行业有其自身的发展节奏。一款芯片从架构设计、前后端仿真，到流片、回片、量产，至少需要一年半到两年时间——当前市场上的产品，往往是企业两年前的设计成果。这就要求芯片企业必须向前预判3到5年的技术趋势，才能推出适配未来市场需求的产品。目前，清微智能采用“落地一代、研发一代、预研一代”的研发节奏，三个方向同步推进，确保技术路线的持续前瞻性。
从架构创新突破工艺限制，到系统集成提升集群效能，再到生态协同推动产业普及——清微智能以可重构计算为核心走出的这条差异化发展路径，也为国产算力从“可用”迈向“好用”提供了一份可复制、可推广的实践样本。
