6月21日，法国原子能委员会电子与信息技术实验室（CEA-Leti）发布的一则消息引发了半导体行业的高度关注：在本月15日的IEEE VLSI 2026研讨会上，该机构展示了一项关于铁电随机存取存储器（FeRAM）电容器的关键突破。简单来说，这项技术使FeRAM在22nm工艺节点下的存储密度达到了标准SRAM的2.5倍——性能直接逼近10nm SRAM的水平。FeRAM本身属于非易失性存储器，无需像DRAM那样频繁刷新数据，这意味着边缘端设备的运行功耗能够显著降低。

那么，FeRAM为什么能做到如此小的尺寸？CEA-Leti的解释是，FeRAM的整体面积更多取决于电容器而非选择晶体管。传统的平面电容器结构如同一道物理屏障，限制了器件的小型化进程。为了突破这一瓶颈，研究人员转向第三个维度——采用垂直电容器设计来压缩面积占用。这种思路类似于将平铺的零件直立排列，从而节省宝贵的芯片空间。

在VLSI 2026会议上，CEA-Leti展示了两种22nm 3D铁电电容器后端集成方案。一种是4:1低深宽比方案，其位单元面积仅为0.047μm²；另一种是17:1高深宽比方案，位单元面积进一步缩减至0.0028μm²——两者之间相差了两个数量级。更值得关注的是，后者彻底解决了常见的“唤醒”问题——即初期循环中表现不稳定的现象，在17:1方案中得到完美克服。

这一技术进展意味着，FeRAM在存储密度上已能与先进工艺的SRAM同台竞技，同时保留了非易失性存储器的低功耗优势。对于追求低功耗、高集成的边缘计算和物联网设备而言，这无疑是一条值得持续跟踪的关键技术路线。