在半导体制造工艺的激烈竞争中，英特尔代工服务（Intel Foundry）在2026年VLSI研讨会上发布的消息备受业界关注。核心进展在于：Intel 18A家族的首个性能增强版本——Intel 18A‑P，已按去年向客户及合作伙伴承诺的时间表，正式进入风险生产阶段。
Intel 18A‑P：性能增强版进入风险生产，热特性与设计规则兼容性同步升级
在这次VLSI研讨会上，英特尔代工服务不仅更新了工艺路线图，还展示了其长期创新投入的最新成果。Intel Foundry执行副总裁兼总经理Naga Chandrasekaran明确表示：“我们在VLSI上发布的更新和演示，向客户和合作伙伴传递了清晰信号——我们对长期保持领先地位的工艺创新是认真的。这是一场马拉松，尽管前方仍需努力，但我们乐于分享在Intel 18A‑P及更长远研发项目上取得的进展。”
那么，Intel 18A‑P具体带来了哪些提升？
简而言之，该版本通过晶体管、互连以及设计-技术协同优化（DTCO）的组合策略，实现了性能、功耗与设计灵活性的全面增强。工程师们在VLSI上详细披露了以下关键技术突破：
- 性能与功耗的权衡更优： 与基础版Intel 18A相比，Intel 18A‑P在同功耗下性能提升9%，或在同性能下功耗降低18%。同时热特性得到改善，设计灵活性进一步扩大。
- 全新Power Boost技术： 这是一种双触点、低电阻的晶体管选项，能够在匹配电容条件下，提供更高的驱动电流和工作频率。
- 热阻显著改善： 通过材料和设计创新，热阻降低了20%到40%。对于高功耗芯片而言，这无疑是一大利好。
- 互连优化： 通过几何结构与材料的优化，芯片内部垂直连接的过孔电阻降低了10%到30%。
- 迁移率增强： 通过PMOS应变工程，让电流在晶体管中流动更顺畅。
- 更多晶体管选项： 新增了低功耗和高性能两种晶体管选项。
- 第五个逻辑Vt阈值： 在ULVT和LVT之间增加了一个全新的第五逻辑Vt阈值选项，为设计师在速度与功耗之间提供了更精细的调校空间。
值得一提的是，Intel 18A‑P与Intel 18A在设计规则上完全兼容。这意味着现有的IP模块和设计流程可以无缝复用，大大降低了客户的迁移成本。同时，它延续了Intel 18A的180纳米和160纳米两种单元高度，以及50纳米的接触栅极间距。
VLSI上的其他关键进展：GAA与BSPD的实际效益量化
去年，英特尔代工服务凭借Intel 18A，首次将环绕栅极（GAA）晶体管和背面供电网络（BSPD）技术推向市场。本次研讨会上，工程团队进一步量化了这两项技术带来的实际优势，为未来逻辑设计在性能、能效和微缩方面提供了坚实基础。
- Eric Karl的定量分析： 在一场特邀演讲中，英特尔代工服务副总裁兼院士Eric Karl展示了如何量化BSPD和GAA的优势。与传统的正面互连技术相比，其成果包括：布线面积减少11%，动态电压跌落幅度降低10倍。这意味着可实现高达6%的频率提升，或者超过15%的动态功耗降低。
- Manju Shamanna的硅验证结果： 来自英特尔代工服务硅与平台工程团队的Manju Shamanna，分享了基于GAA和BSPD工艺构建的CPU核心的硅片实测数据。结果显示，在低电压（约0.5V）下，频率提升了约30%。同时，IR压降更小，整体运行效率也更高。
面向未来的长期研发储备：CFET、GaN-on-Si与钌互连
除了当前产品，英特尔代工服务还展示了其在多个对硅微缩至关重要的领域的长期研发进展。
- CFET（互补场效应晶体管）： 英特尔演示了在45纳米栅极间距下，采用垂直堆叠NMOS和PMOS器件的单片CFET反相器。这为超越GAA晶体管的下一代逻辑微缩指明了方向。
- GaN + Si集成： 展示了在300毫米晶圆上，将氮化镓功率器件与硅逻辑电路进行单片集成。其中包含了一个约1000门的数字控制模块，这使得高功率器件与大规模数字控制能够在单一工艺中高效协同，从而降低系统复杂度。
- 减法钌互连： 英特尔演示了集成空气间隙的减法钌工艺。与铜互连相比，电容降低了约35%，并带来了可测量的频率增益。随着互连线不断微缩，这为改善电阻-电容（RC）缩放提供了可行的路径。
总体而言，本次VLSI上的发布，既包含对当前节点（Intel 18A‑P）的务实优化，也涵盖对未来技术（CFET、GaN、钌互连）的前瞻布局。在代工市场竞争日益激烈的当下，英特尔代工服务正试图用硬核的技术路线图证明：它不仅回归了，而且正在为未来做准备。这正是这场马拉松中最值得关注的看点。
