全球碳化硅（SiC）市场的风向标，真的转了起来。最近，半导体巨头安森美放出消息，其位于捷克的罗兹诺夫厂区计划裁掉200到300人，受影响最大的就是核心的碳化硅晶圆制造部门。这已经是该厂区继2025年裁员170人之后的又一次调整。
这波裁员潮背后，其实是西方半导体厂商面对中国本土供应链强势崛起时的一次集体阵痛。中国SiC厂商凭借着成本优势，已经把一片碳化硅晶圆的生产成本压到了西方同行的三分之一。这种价格倒逼的冲击力，迫使安森美这样的国际巨头不得不重新审视自己“从晶圆到芯片”的垂直整合战略。
不过，在技术路线上，2026年的SiC MOSFET市场并没有简单变成“沟槽全面取代平面”的剧本。反而进入了一个更复杂、也更纠结的分化期。一边是三菱电机、博世、东芝、罗姆、英飞凌这些厂商，继续在沟槽结构上深挖，想通过更高的晶胞密度、更低的导通电阻和更强的功率密度，去打开下一代主驱逆变器和eAxle的性能天花板；而另一边，意法半导体、Wolfspeed、安森美并没有急着跳进沟槽，而是继续压榨平面架构的工程潜力，靠着成熟的工艺、车规验证的经验、制造良率和供应链规模，守住大规模商业化的底线。
这场竞争，真不是先进路线对落后路线的简单替代，而是整个半导体工业在极致性能和商业良率之间的一次终极思辨。
这些厂商，都已经把SiC“沟槽”挖出来了
说到沟槽SiC，得先搞清楚一个问题：全球半导体巨头为什么非要在芯片上“挖坑”？
简单来说，平面型SiC的导通电阻已经快逼近物理极限了，尤其是夹在基区之间的JFET电阻，就像一堵无法逾越的墙。为了把成本再压一压、把功率密度再提一提，行业里不少玩家都开始集体“向下挖坑”，走向沟槽时代。沟槽的结构就是把栅极垂直埋进芯片里面，这样就能彻底干掉JFET电阻，还能在同样大小的面积里塞进更多的晶胞。
仔细看看今年各家大厂的最新动作，你会发现，即使是“挖坑”，每个人手里的凿子和目的也完全不一样。随着沟槽SiC开始加速出货，这场竞争的节奏明显在加快。
今年6月下旬，日本的功率器件老手三菱电机继续推进它的沟槽升级换代，开始正式交付第五代SiC MOSFET裸芯片样品。这些裸芯片是专门给电动汽车主驱逆变器和高度集成的电驱动桥设计的。三菱电机独有的沟槽结构，在额定电压和阈值电压相同的情况下，把导通电阻又比上一代产品降了大约25%。
（左）带有沟槽的SiC-MOSFET晶圆（效果图）（右图）沟槽式SiC-MOSFET裸芯片布局（出货样品渲染图）
作为汽车零部件领域的巨头，博世这次推出的第三代SiC MOSFET平台，直接瞄准了牵引逆变器在高压环境下的效率和散热问题。它沿用了垂直沟槽架构，但搞出了一个“双通道”概念。说白了，就是利用每个栅极沟槽的两侧侧壁同时作为导电通道。在不增加额外晶圆面积的前提下，导电面积直接翻倍，沟道电阻几乎降了一半。据悉，博世还把芯片厚度削薄了40%，达到了100微米的目标值，这带来了非常出色的基体电阻表现和散热性能。
博世第三代SiC MOSFET的架构改进（来源：博世）
值得注意的是，沟槽技术这把火，在2026年已经不只是烧在汽车动力总成上了。它顺着800V高压直流架构，一路蔓延到了需求暴涨的AI数据中心战场。
2026年5月21日，东芝宣布开始出货1200V沟槽栅SiC MOSFET TW007D120E的测试样品，目标就是下一代AI数据中心和可再生能源设备的电源系统。跟东芝现有产品比，这款器件的单位面积导通电阻降低了约58%，品质因数RDS(on)×Qgd改善了约52%。它还用了支持顶部冷却的QDPAK封装。东芝也表示，会在2026财年准备量产TW007D120E。
（图源：东芝）
不过，就在沟槽阵营全面铺开的时候，也有厂商踩了一下刹车。
罗姆在业内一向以激进的双沟槽结构出名，早在2015年就开始量产沟槽型SiC MOSFET了。从第三代和第四代产品开始，罗姆不仅在栅极挖槽，连源极也要挖，就是为了追求极致的低导通电阻。但到了最新的第五代SiC MOSFET，画风突然变了。第五代产品不再单纯依赖之前的标准双沟槽结构，而是转向精细化改进元件结构，并优化制造工艺。据了解，通过这种方式，第五代产品在高温工况下的导通电阻比第四代产品降低了约30%。
罗姆这个策略调整，可能反映出一些更深层的思考：沟槽SiC并不是越激进越好。对于车规级主驱逆变器、AI服务器电源和高功率工业系统来说，低导通电阻只是第一层指标，栅氧可靠性、短路鲁棒性、开关损耗、热稳定性、制造良率和成本一致性同样关键。
而英飞凌的CoolSiC，从诞生那天起就走了一条独特的不对称沟槽路线，并且在2026年全面推进它的CoolSiC M2世代。说得更通俗一点，英飞凌只利用沟槽的一侧侧壁作为通道，而把另一侧做成大面积的P+注入区，这样就能死死保护住沟槽底部的氧化层。同时，英飞凌在2026年的技术白皮书中频繁放风，透露它正在研发“超级结SiC MOSFET”。这意味着英飞凌不仅在纵向挖槽，还试图在横向引入多重超结拓扑，要彻底打破SiC的耐压极限。
从三菱电机、博世、东芝，到罗姆和英飞凌，可以看到沟槽SiC正在呈现出不同的演进路径。有人把它推向eAxle，有人用它提升牵引逆变器功率密度，有人把它导入AI数据中心电源，也有人从结构激进转向工程兑现，甚至继续探索超级结这样的下一代结构。这说明，沟槽SiC的竞争已经进入深水区了。它不再只是器件结构上的创新，而是车规量产、AI电源、先进封装、芯片减薄、热管理和工艺良率之间的系统竞争。
平面SiC还没认输
在全行业都把沟槽型SiC奉为圭臬的当下，另外三大超级巨头——意法半导体、Wolfspeed和安森美，却并没有转向沟槽，而是选择继续压榨平面架构的潜力，来获取商业上的胜利。
就在2026年6月9日，Wolfspeed正式推出了第五代SiC MOSFET技术。Wolfspeed用强悍的数据证明，平面架构依然有非常可怕的进化空间。相比市面上同类1200V竞品，第五代技术通过对导通电阻的持续优化，把比导通电阻最高降低了27%，显著改善了系统级的导通损耗。在175℃的高温极限下，它的1200V平台实现了3.4mΩ-cm²的超低芯片级RSP，750V平台也达到了2.0 mΩ-cm²。两个电压平台都实现了±18%的超窄导通电阻分布，这极大减少了工程师在做系统级设计时的裕量冗余。第五代技术还在保持上一代优秀体二极管和低开关损耗的同时，把结温能力直接拉高到了200℃连续工作，极限寿命下甚至能达到215℃。
175℃ 下1200 V芯片比导通电阻RSP（总面积基准）变化趋势（图源：Wolfspeed）
ST作为凭借平面型SiC、依托早期特斯拉红利奠定全球市占率第一的厂商，其一举一动也在牵动着整车厂的神经。尽管业内之前盛传它要全面转向沟槽架构，但ST在第四代SiC MOSFET的发布资料中给出的公开路线图显示，它的下一代功率器件将继续固守平面阵营，采用一种基于平面结构的全新高功率密度技术。这种对成熟路径的坚守，无疑给摇摆中的下游主机厂吃下了一颗定心丸。
安森美目前还没有推出最新的SiC平台，最新一代的EliteSiC M3e是2024年7月发布的。安森美至今没有急于推出碘伏性的新架构，原因就在于它两年前在前瞻性布局平面工艺时，就已经把技术指标压榨得非常充分了。在不引入物理挖槽工艺的前提下，它硬生生把导通损耗降低了约30%，关断损耗最高降低了50%。
这片“旧王牌”在2026年的商用战场上依然展现出恐怖的生命力。2025年底到2026年，小米重磅推出的全新电动SUV YU7，其800V动力主驱平台的核心采用的正是安森美的M3e。
在2026年4月的北京车展上，安森美宣布与蔚来、吉利深化战略合作，要把增强型的M3e平台直接推向下一代900V高压快充架构。最新数据显示，1200V M3e裸芯片在相同的牵引逆变器壳体中，可以提供约20%的更高输出功率，或者在固定功率等级下减少约20%的SiC用量。
或许，正是这种高成熟度平面工艺带来的高性价比，恰恰解释了为什么安森美敢于在近期缩减捷克厂区的上游晶圆自产产能。既然底层的平面设计已经足够优秀且稳定，那转向外购低成本原料，自己专心做后段封装和系统级高压卡位，才是更精明的商业算盘。
出现了一种折中方案
2026年2月，纳微发布了第五代GeneSiC平台，技术名称是：Trench-Assisted Planar，TAP，沟槽辅助平面结构。这有点像是平面和沟槽的折中方案。不过，它在本质上仍然属于平面栅极结构，但在这个平面栅的设计中，战略性地引入了浅沟槽，从而有效克服了传统平面架构和沟槽架构中通常存在的固有取舍。
与上一代1200V技术相比，第五代平台的RDS(on)×QGD这个品质因数改善了35%，QGD/QGS比值提升了约25%。首发主打的是车规与工业级刚需的1200V系列，与第四代已有的2300V/3300V超高压技术形成了互补。
根据《沟槽辅助平面技术白皮书》的描述，在这种设计中，电流流动的沟道主要形成在SiC晶圆的顶部表面。与传统沟槽技术相比，这种平面配置简化了制造过程。一般来说，平面栅工艺复杂度较低，而且相较于涉及深刻蚀、高深宽比沟槽的工艺，能够带来更高的制造良率。
不同功率 MOSFET 技术的晶胞间距：双沟槽、不对称沟槽、传统平面以及沟槽辅助平面技术（图源：Na vitas《沟槽辅助平面技术的白皮书》）
“沟槽辅助”这一部分，是指在器件结构中的源极区域内，战略性地引入浅沟槽。这些沟槽并不是为了像沟槽MOSFET那样形成主电流路径。相反，在纳微的SiC MOSFET设计中，它们的主要功能是优化电场分布以增强可靠性和鲁棒性、降低高温下的导通电阻、改善开关性能、增强栅氧化层可靠性。
传统平面、双沟槽、不对称沟槽、传统平面以及沟槽辅助平面技术中的电流扩展示意图（来源：同上）
大厂动作背后的三个底层逻辑
纵观上述这些SiC厂商的最新产品和动作，不难发现里面隐藏着2026年SiC产业的三个深层进化逻辑。
观察一：从结构魔改向工艺良率的务实回归
前几年，SiC领域存在一种唯结构论，似乎谁的槽挖得更奇特、谁的形状更复杂，谁就掌握了未来。但2026年的分水岭表明：SiC沟槽已经过了概念炫技期，正式进入了工业兑现期。罗姆第五代的战略微调、博世对成熟流程融合的强调、英飞凌对半沟槽的坚守，都释放了一个强烈的信号——半导体不可能三角：低导通电阻、高可靠性、低制造工艺成本，正在寻找新的动态平衡点。
观察二：正面挖槽，背面磨薄
过去大家看SiC芯片，目光都集中在正面如何设计栅极。但博世把SiC厚度暴减40%至100微米这个动作，揭示了沟槽时代的隐藏抓手：基体电阻与热阻正在成为主要矛盾。当沟槽技术把正面的沟道电阻压缩到几乎无法再分的时候，芯片背面衬底自身的电阻占比就凸显了出来。如果厂商无法把坚硬、脆性极高的SiC晶圆安全地磨薄到100微米甚至更薄，那正面挖再漂亮的槽，整体效率也会被背面的厚度拖后腿。
观察三：空间焦虑倒逼裸芯片与电驱动桥深度绑定
可以看到，三菱电机在发布第五代沟槽SiC MOSFET时，特别强调了裸芯片样品的交付和eAxle。这背后，主要原因在于新能源汽车电驱系统架构正在发生深层压缩。在电动车平台中，大容量电池包、热管理系统、车身结构和多合一电驱系统不断在争夺有限的空间。主驱逆变器不再是一个可以独立布置的“大盒子”，而是越来越多地被纳入电机、减速器和功率电子高度集成的电驱动桥系统之中。对于整车厂和Tier 1来说，逆变器的体积、重量、热路径和安装自由度，正在变成系统设计中的硬约束。裸芯片给模块厂、Tier 1和主机厂留下了更大的封装设计空间。
写在最后
2026年的碳化硅市场，没有了早期拓荒时代的盲目与狂热，取而代之的是工业巨头之间刀刀见肉的阵地战。
无疑，沟槽结构正在成为SiC MOSFET打开性能上限的重要工具。但与此同时，平面结构并没有退场。沟槽打开了性能上限，平面守住了成熟制造和车规可靠性的底线。
在这场由海外巨头主导的平面vs沟槽技术大决战中，国内本土SiC芯片厂商似乎并没有发出太大的声音。不过，这种寂静背后，折射出国内与海外厂商在战略优先级上的本质差异：
第一是战略重心的不同。海外巨头在平面技术红利期结束后，必须依靠技术换代来维持高毛利和技术话语权。而国内本土供应链的核心任务，是加速建立自主供应链并实现规模化卡位。在800V乃至更高电压的主流新能源车、光伏市场中，成熟的平面型SiC工艺已经完全够用，而且良率更容易把控。
第二，极致的性价比攻势。国际同行在实验室里争论双沟槽、半沟槽和超结拓扑时，国内厂商正凭借强大的制造红利、低廉的电价与产业链聚集效应，把平面型晶圆的成本死死压在400美元附近。这种价格甚至倒逼安森美这样的海外IDM巨头放弃部分自产晶圆，转向外购。
第三，暗度陈仓的研发布局。没声音并不代表没动作。事实上，国内头部功率器件大厂与晶圆代工厂在沟槽工艺、甚至8英寸沟槽线的研发布局上一直在低调推进。只是在目前的商业环境下，国内厂商采取了更务实的策略。
真正决定下一代SiC厂商竞争力的，不是有没有挖沟，而是谁能把器件结构、外延质量、晶圆尺寸、栅氧工艺、封装散热、短路保护和系统验证整合成一个完整的闭环。而无论挖不挖槽，他们都在为全球电动化供应链提供更丰富、也更高效的解法。
