美国伊利诺伊大学厄巴纳-香槟分校的一支科研团队，近日取得了一项突破性进展——他们将三层有源硅电路层垂直堆叠在一块单芯片上，且晶体管良率达到约98%至100%。在摩尔定律逼近物理极限的当下，这项技术被视为一条提升芯片算力密度的全新工程化路径。
该成果出自该校格兰杰工程学院材料科学与工程系曹庆教授团队。其核心思路非常明确：不再在二维平面上死磕器件尺寸的微缩，而是转向“向上建楼”——通过低温工艺逐层叠加单晶硅薄膜，构建单片式三维集成结构。
过去六十年来，摩尔定律中“晶体管数量每两年翻一番”的说法，几乎成了整个半导体行业的金科玉律。然而，这条铁律的基础——在平面硅片上不断缩小器件尺寸——如今正受到量子效应和硅材料自身物理性质的制约。曹庆教授指出，从接触栅间距等关键工艺参数来看，当代工艺中的晶体管“已经很难再缩小”。这并非工艺意愿的问题，而是“受制于硅的固有材料属性以及量子力学的基本规律”。
在此背景下，三维集成被行业视为继续提升计算密度的主要方向之一。通过垂直堆叠逻辑与存储单元，芯片设计者不仅能在固定占板面积内塞入更多晶体管，还能大幅缩短层间互连线，从而提升带宽并降低延迟。事实上，业界已经走在这条路上——高带宽存储器（HBM）和AMD的3D V-Cache都是堆叠芯片的典型应用。但现有方案大多依赖晶圆或裸片间的键合，受限于穿硅通孔（TSV）的尺寸和对准精度，层间互连密度仍然存在天花板。
与这些现有堆叠技术不同，曹庆团队走的是“单片式三维集成”路线，即monolithic 3D integration。简单来说，就是在已完成一层电路和金属互连的基底上，直接在其表面再生长一层有源单晶硅器件，并通过高密度金属通孔实现精细的垂直互连。这个构想听起来很理想，但多年来一直被“热预算”问题所困扰：传统高性能硅工艺需要接近1000摄氏度的高温，而业界普遍知道，一旦第一层电路及金属完成，再加热到超过400摄氏度，就会对已有结构造成不可逆损伤。为解决这一难题，一些研究转而使用新材料来做上层器件，但这些材料的器件在速度和可靠性上往往比不上硅，最终拖累了整体性能。
曹庆团队的选择是继续使用单晶硅，但换了一种“上片方式”。研究人员先在供体晶圆上制备出超薄单晶硅纳米膜，然后将这层膜从晶圆上剥离下来，变成独立的自支撑薄膜。接着，通过一种类似“覆膜机”的卷对卷转移工艺，在不超过200摄氏度的低温下，将这些膜片覆贴到已经加工好的目标晶圆表面。关键在于，这些薄膜保持了单晶结构，因此在完成器件加工后，其电学特性与常规高温工艺的硅晶体管几乎一样好，同时又完美满足了单片三维集成严苛的热预算要求。
另一个优势来自器件的物理形态。传统堆叠技术需要搬运厚度约500到700微米的整片晶圆，而该团队使用的硅纳米膜厚度仅约10纳米。在这个尺度下，硅薄膜能够发生柔性弯曲，主动顺应下层电路表面的微小起伏，实现更紧密的贴合。这样一来，刚性晶圆键合中常见的空隙和空洞风险就大大降低。研究团队指出，这种形态让工艺流程更简化，成本潜力更低，也更有利于放大到晶圆级量产。
为了进一步将工艺温度控制在安全区间，团队还对晶体管架构进行了调整。传统CMOS工艺依赖多次高温掺杂来形成源漏结区。而这项研究采用的是一种“无结晶体管”方案——在堆叠之前，先对超薄硅膜进行高浓度、均匀掺杂，然后再通过栅极对整个沟道进行调控。超薄沟道厚度保证了有效的栅控能力，而高掺杂水平则有助于降低接触电阻，导通性能与工艺可实现性兼顾得很到位。
基于这一系列设计，研究团队在单芯片上堆叠了三层电路，每层包含625个晶体管，并通过垂直金属互连将三层串联成完整电路。实验结果显示，这三层晶体管在输出电流密度等关键指标上，与传统高温工艺的块体硅器件不相上下。而且，在芯片范围内表现出了良好的一致性和极高的良率，器件性能至少比采用替代材料的单片三维器件高出三到四倍。基于这些堆叠器件，团队已经实现了三维逻辑电路以及静态随机存取存储器（SRAM）单元的原型验证。
这个SRAM示例正好能直观说明三维集成的架构优势。曹庆教授打了个比方：在CPU和GPU中应用非常广泛的静态随机存取存储器，传统方案是在同一平面上布置六个晶体管来存储一位信息。而通过垂直集成，完全可以把这六个器件分布到多层中，“就像用高层建筑替代摊大饼的郊区住宅区”，在保持功能不变的前提下大幅缩减占用面积，同时提高层间通信效率。
研究团队特别强调，这一成果的意义在于“可量产”，而不是实验室里的一次性表演。从目前已展示的三层结构来看，器件良率达到了98%到100%，而且器件间的性能波动非常小。理论上，这个工艺还可以在现有三层之上继续堆叠更多电路层，同时维持较高的速度和一致性。这为未来将工艺移交代工厂、走向实际半导体生产线，铺下了一块结实的基石。
该项目依托伊利诺伊大学格兰杰工程学院下属的高性能半导体芯片先进中心推进，中心的产业合作伙伴名单里包括IBM、英特尔和台积电这类重量级芯片企业。研究人员目前正在筹划将这一单片三维集成单晶硅技术导入工业级代工体系。如果一切顺利，未来我们很可能在商业芯片中看到这种“向上长高”的新型三维硅芯片。摩尔定律在后硅时代是否还能找到新的延展形态？这个团队给出的回答，或许会成为一个重要的起点。
