三星取得关键突破：4F Square与VCT技术助力10a DRAM迈向2028年量产

近日，行业传来重磅消息。根据韩媒The Elec于4月24日的报道，三星电子在下一代DRAM技术的研发上取得了实质性进展——他们已经成功生产出采用革命性的4F Square单元结构与垂直通道晶体管（VCT）技术的10a DRAM晶圆，测试中已确认功能性芯片，并计划于2028年实现量产。

这意味着什么？简单来说，这标志着业界首次将这两项关键技术从蓝图变为现实，并整合进DRAM的生产流程。它为突破当前的内存微缩瓶颈，打开了一扇新的大门。

技术基石：什么是4F Square与VCT？

要理解这次突破的价值，得先弄清楚这两个核心概念。

先说4F Square单元结构。这里的“F”指的是光刻工艺的最小特征尺寸。你可以把它想象成规划存储单元的“地基”标准。传统的设计是6F Square，而4F Square则将每个存储单元压缩在2F×2F的面积内。结果显而易见：在同样大小的芯片“地盘”上，能盖起更多、更密集的“存储单元大楼”，从而显著提升存储密度。这无疑是实现DRAM高密度微缩的一条关键路径。

然而，光有紧凑的“地基规划”还不够，还得有新的“建筑工艺”来实现它。这就是垂直通道晶体管（VCT）登场的原因。顾名思义，VCT将晶体管的通道方向从传统的“平躺”（水平）改为“站立”（垂直）。这一改变带来了一个绝妙的好处：电荷存储电容可以直接堆叠在晶体管的上方，形成立体结构。

这就好比从平房改建为楼房，极大地缩短了单元之间的“邻里间距”，有效打破了传统平面结构在微缩道路上的物理极限。可以说，VCT技术正是实现4F Square那种超高密度单元布局的物理基础。

目标与挑战：10a节点的飞跃与材料攻坚战

那么，这套组合拳瞄准的是哪个目标节点？答案是：10a工艺。在DRAM的技术路线图中，10a被视为进入10纳米以下时代的首代技术，其实际电路线宽大约在9.5至9.7纳米之间。根据估算，相比当前主流的6F Square设计，4F Square结构有望在相同芯片面积下，将单元密度提升约30%到50%。这是一个相当可观的性能飞跃。

当然，通往量产的道路从来都不是一帆风顺的，尤其是当技术架构发生根本性变革时。目前，主要的挑战集中在材料领域。

为了降低漏电流并提升数据保持能力，晶体管的通道材料已经从硅转向了铟镓锌氧化物（IGZO）。这本身就是一个重要的材料切换。此外，在字线（用于寻址存储单元的导线）材料上，三星原计划用钼（Mo）来替代传统的氮化钛（TiN），以期获得更好的电学性能。

但问题在于，钼材料具有腐蚀性，且在固态处理上较为困难，需要对现有的气体输送系统进行改造。因此，这项材料的替换方案目前仍处于评估阶段。如何攻克这些材料工艺的难关，将是决定10a DRAM能否如期、稳定量产的关键因素之一。

总而言之，三星此次成功产出功能性晶圆，无疑为行业注入了一剂强心针。它证明了4F Square与VCT技术路线的可行性，并将下一代DRAM的竞争赛道，清晰地指向了2028年这个时间窗口。接下来的几年，将是技术优化与量产攻坚的深水区，值得持续关注。