三星电子确认将于2026年5月启动HBM4E高带宽内存首批性能样品的量产，为2027至2028年间的规模化商用供货做好充分准备。
在今年3月举行的全球人工智能技术大会上，三星电子首次公开展示了其HBM4E内存的原型产品。该原型实现了单引脚16Gbps的数据传输速率，理论总带宽高达4.0TB/s，性能表现瞩目。需要指出的是，当时的展示主要侧重于技术路线的验证与潜力呈现，从原型展示到实现工程化量产，仍需完成一系列工艺优化与可靠性测试。
HBM4E将采用基于1c纳米制程的DRAM核心芯片与4纳米制程的基底芯片进行三维集成堆叠，并针对互连技术、散热方案及信号完整性等核心工艺环节进行系统性优化与升级。
此次HBM4E升级的核心突破点在于其先进的堆叠架构与制造工艺。产品将集成采用1c纳米制程的DRAM核心芯片与4纳米制程的专用基底芯片，通过创新的三维堆叠方案实现更高密度集成。这不仅代表了制程节点的进步，更意味着在芯片互连结构、高效热管理以及高速信号传输完整性等决定最终性能与稳定性的关键技术领域，都将迎来显著提升。可以预见，这些底层工艺的实质性突破，将成为未来支撑AI、HPC等应用对超高带宽内存需求的关键基石。
