《科创板日报》3月4日讯 据韩国ZDNet消息，SK海力士正在全力推进下一代封装技术，旨在显著提升HBM4内存的稳定性与整体性能。目前，该项技术已进入关键的验证阶段。
由于HBM4的内存输入/输出信号数量翻倍增加至2048个，信号干扰的潜在风险也随之增大。这种扩展性升级虽然带来了带宽的大幅提升，但同时也带来了电压控制等诸多挑战。为了强化产品稳定性，SK海力士计划增加部分上层DRAM芯片的厚度，同时缩小DRAM层间的堆叠间距。这一举措既能防止封装整体高度过度增加，又能有效降低向最上层供电所需的功耗，从而显著提高电源效率。
传统上，DRAM芯片通过研磨背面来减薄厚度，以满足HBM4关于775微米厚度的严苛要求。但这样做存在明显风险：过度减薄会削弱芯片性能，并使其对外部冲击更为敏感。正因如此，增加芯片厚度成为SK海力士技术议程上的重要提案。
然而，更窄的层间间隙也带来了新的工艺难题，使得向间隙中注入模塑底部填充材料变得愈加困难。在整个封装过程中，必须均匀填充该材料，以起到芯片保护与绝缘作用，防止产生任何内部缺陷。为此，SK海力士开发了一种全新的封装技术，其目的便是在不大幅改动现有工艺流程或设备的前提下，有效缩小DRAM层间距，并同时保持稳定的生产良率。
报道指出，近期其内部测试已取得积极成果。若能成功实现商业化，这项新技术不仅有望达到英伟达对HBM4的峰值性能要求，更将显著提升下一代存储产品的综合性能。
此前有消息称，英伟达很可能会降低最初提出的HBM4性能门槛，使其达到10Gbps的水平。半导体分析机构Semianalysis表示，英伟达最初为Rubin芯片设定的总带宽目标是22TB/s，但内存供应商似乎难以满足这一要求，并“预计初始出货量将低于此目标，接近20TB/s，这大致相当于每个HBM4引脚达到10Gbps。”
在此背景下，为争夺更高的市场份额，各家存储大厂已然开启了HBM性能竞赛。例如三星，在采用更先进的1c纳米DRAM技术基础上，近期以来仍实施了多项举措，包括但不限于增大DRAM芯片尺寸、引入全新的供电架构以降低HBM的缺陷率等。
根据TrendForce集邦咨询最新报告，随着AI基础设施建设的扩张，对GPU的需求也在持续增长。预计在英伟达Rubin平台量产后，将进一步带动HBM4的市场需求。目前，三大存储原厂的HBM4验证程序已进入尾声，预计将在2026年第二季度陆续完成。
从各厂商进展来看，三星凭借其产品优秀的稳定性，预计将率先通过验证，并在第二季度完成后开始逐步提升产量。SK海力士持续推进，有望凭借其与英伟达在HBM领域建立的深厚合作基础，在供应份额分配上保持优势。美光的验证节奏虽然相对较缓，但也预计会在第二季度完成相关工作。
