IT之家1月31日消息，英特尔代工服务部门近日发布了技术文档，详细展示了其“AI芯片测试载具”，旨在验证该企业在先进封装领域的制造能力。
据IT之家引述文章介绍，这种测试载具并非最终上市销售的商品，而是为验证制造工艺与设计思路可行性而制作的“工程样机”，类似于汽车厂商发布的概念车或测试车辆。
根据技术文档，该测试载具的系统级封装尺寸达到光罩尺寸的8倍，内部集成了4个大型逻辑计算单元、12个HBM4级别的内存堆栈以及2个I/O单元。
值得注意的是，与上月展示的“16个逻辑单元+24个内存堆栈”概念模型不同，此次展示的方案代表了英特尔目前已实际具备的量产制造能力。
在核心工艺上，该测试平台的核心逻辑单元采用了英特尔最先进的18A工艺，集成了RibbonFET全环绕栅极晶体管和PowerVia背面供电技术。
在芯片互连方面，英特尔采用了EMIB-T 2.5D嵌入式桥接技术。通过在连接器内部添加硅通孔，电力和信号不仅能够横向传输，还能实现垂直传输，从而最大化互连密度。其设计支持高达32 GT/s的UCIe接口标准。
芯片堆叠方面，英特尔将利用Foveros 3D封装技术（包括Foveros 2.5D、Foveros-R和Foveros Direct 3D）实现垂直堆叠芯粒。底层的18A-PT基础芯片位于计算芯片下方，可作为大容量缓存或用于处理额外任务。
供电方面，英特尔将支持“Semi”级集成电压调节器，并利用嵌入式同轴磁性传感器和多层电容网络等技术，集成全套供电创新解决方案。
与台积电CoWoS-L将电压调节器置于中介层不同，英特尔将其置于每个堆栈及封装下方。这种设计旨在应对生成式AI工作负载产生的瞬时电流波动，确保在不损失电压余量的情况下，提供清洁、稳定的电力。
