2025年12月15日，一个由多所高校工程研究人员组成的联合团队在集成电路领域取得重要突破，成功制造出了美国首款完全基于商业代工厂环境生产的单片三维集成电路原型。这款芯片的设计突破了传统平面结构的束缚，采用一体化的连续制造工艺，将存储单元与逻辑电路以垂直堆叠的方式直接集成起来。

该原型基于成熟的90纳米至130纳米制程技术，在200毫米晶圆生产线上完成制造，整合了标准硅基CMOS逻辑电路、电阻式存储层以及碳纳米管场效应晶体管等多种组件。通过将计算与存储功能在三维空间内紧密集成，显著缩短了二者之间的数据传输路径，从而有效提升了系统的整体运行效率。

初步的硬件测试结果显示，相比具有相近延迟特性和物理尺寸的二维同类设计，这种三维架构的数据吞吐能力提升了大约四倍。进一步通过仿真对更高层数的堆叠结构进行评估发现，在处理面向人工智能类型的工作负载时，具备更多计算与存储层级的系统，其性能增益最高可达到十二倍。

研究团队强调，这一技术路径的核心在于通过增强垂直集成度来提升芯片性能，而不仅仅依赖于晶体管的微缩。未来，这项技术有望在能量延迟积——这个衡量计算速度与能效的关键指标上，实现百倍至千倍的优化潜力。

尽管此前已有学术机构在实验室环境下展示过三维芯片的概念验证，但此次成果的独特之处在于其完全基于现有的商业代工平台实现制造，无需依赖专用或定制化的研发生产线，展现出更强的产业化可行性与商业应用前景。