最新消息显示，YouTube科技频道@High Yield发现AMD正计划在下一代Zen 6架构处理器中采用革命性的D2D互连技术，以替代沿用至今的SERDES方案。值得注意的是，这一创新技术已在Strix Halo APU上完成验证，测试数据展现出显著的能效提升和延迟改善。
技术变革：从SERDES到"海量布线"架构
自Zen 2架构以来，AMD一直采用SERDES PHY技术处理CCD芯片间的互连需求。这套方案通过位于CCD边缘的串行器将并行数据转换传输，再经I/O芯片解码还原。然而随着产品迭代，其技术短板日益凸显：
首先是功耗问题，整个编解码过程需要耗费额外电力维持时钟同步和数据均衡；另一方面，数据转换流程不可避免地引入了通信延迟，这已难以满足现代处理器对高效协同的需求。特别是在集成NPU等新模块后，传统互连方式的瓶颈更为突出。
Strix Halo的创新实践
作为技术验证平台，Strix Halo APU采用了台积电先进的InFO-oS封装方案，通过重分布层(RDL)技术实现了三大突破：
在中介层密集排布微小并行导线，构建超宽并行通信通道；采用矩形微型焊盘阵列替代传统串行模块；数据传输无需格式转换，既降低能耗又提升响应速度。这种设计还保留了通过增加物理通道来扩展带宽的灵活性。
技术挑战仍存
虽然"海量布线"方案优势明显，但AMD工程师仍需应对诸多挑战：多层重分布层的制造工艺更为复杂；由于芯片底部空间被布线占用，需要重新优化整体布局规划。行业观察人士普遍认为，这项在Strix Halo上得到验证的创新有望延续到Zen 6处理器，为AMD在性能与能效的平衡上带来新的竞争优势。
