Rapidus与Cadence战略合作：AI智能体赋能芯片设计，缩短50%周转时间
2026年7月20日，日本先进半导体制造商Rapidus与全球领先的电子设计自动化企业Cadence正式宣布开展战略合作，聚焦人工智能在芯片设计全流程中的深度应用，携手致力于将芯片设计周转时间削减百分之五十。这一合作标志着AI驱动芯片设计迈入全新阶段，通过智能体协同体系应对先进制程下的设计复杂度挑战。
核心成果：两大利器嵌入Raads平台
作为此次合作的核心成果，Rapidus在其AI辅助设计平台Raads中新增两款关键工具：Raads Na vigator与Raads Indicator。二者深度集成Cadence推出的InnoStack AI Super Agent，面向系统级芯片SoC设计的关键环节，构建起具备自主决策与协同能力的智能体设计编排体系。
- Raads Na vigator：负责规划芯片设计路径，自动贯通从初期架构探索、逻辑实现到最终验证验收的全阶段任务。
- Raads Indicator：实时监控设计状态，提供关键指标反馈，确保设计流程的透明与可控。
该体系可自动实现跨流程、跨工具的无缝协同，大幅减少人工干预，提升芯片设计效率。
技术整合：数据驱动，贯穿设计全生命周期
这一技术整合以数据驱动为底层逻辑，贯穿芯片设计生命周期各环节，旨在应对先进制程节点下日益增长的设计复杂度，增强设计过程的可控性与结果可预期性，同时显著提升工程团队的整体研发效能。通过AI智能体统筹调度高度耦合的设计流程，SoC设计不再局限于单一环节的局部优化，而是实现全局视角的协同优化。
高管观点：加速技术迭代与产品上市
Cadence首席执行官表示，随着工艺节点不断演进，SoC设计已不再局限于对单一环节的局部优化，而亟需具备全局视角的AI智能体来统筹调度高度耦合的设计流程。双方技术的融合，将切实提升客户的设计生产力，并加快产品上市节奏。
Rapidus首席执行官指出，依托Cadence先进AI能力的融入，公司有望大幅压缩设计周期，从而加速技术迭代与创新落地。
未来展望：联合展示与主旨演讲
双方将在即将举行的CadenceLIVE Japan 2026大会上联合展示合作进展，Rapidus还将围绕该合作主题发表主旨演讲，向业界分享AI智能体在芯片设计中的实际应用成果。
小提示：对于芯片设计企业而言，关注AI智能体驱动的设计编排体系，可有效缩短产品开发周期，降低试错成本，建议优先评估Raads平台与Cadence InnoStack AI Super Agent的集成能力。
常见问题
- 问：Rapidus与Cadence的合作对芯片设计行业有何影响？
答：合作将AI智能体引入设计全流程，实现跨工具、跨阶段的自动协同，有望将设计周转时间缩短50%，为先进制程节点下的SoC设计提供可复用的高效方案。 - 问：Raads Na vigator和Raads Indicator的核心功能区别是什么？
答：Raads Na vigator负责规划与执行设计路径，从架构探索到验证验收；Raads Indicator则监控设计状态与指标，提供实时反馈，二者协同确保流程可控。 - 问：何时能看到合作成果的实际展示？
答：双方将在CadenceLIVE Japan 2026大会上联合展示，Rapidus也将发表主旨演讲，届时可了解具体应用案例。
