全球领先的芯片设计工具供应商Cadence近日发布重要消息：其AI驱动的数字与定制参考流程已成功通过英特尔代工最新工艺设计套件（PDK）认证，涵盖Intel 18A-P和Intel 14A两大前沿制程节点。这意味着客户现在能够直接部署经过芯片验证的数字与定制设计支持，同时获得先进封装支持以及针对功率输出优化的完整设计流程。
这一成果是双方长期合作的延续。不久前，Cadence与英特尔进一步扩展了针对Intel 18A、18A-P和14A节点的设计技术协同优化（DTCO）协议。凭借此项认证，客户相当于获得了一条“快车道”——能够立即在英特尔代工的最新制程节点上部署对性能要求极高的AI、高性能计算和移动SoC芯片。从行业角度看，这种提前认证的路径可显著缩短产品从设计到量产的时间。
过去数年，Cadence与英特尔持续紧密协作，反复打磨工具、流程与方法，旨在充分挖掘Intel 18A、18A-P和14A等新工艺的潜力。具体而言，他们将英特尔的工艺创新与Cadence的AI驱动EDA工具组合及高性能设计IP相结合。如此，客户在设计芯片时便可获得功率、性能与面积（PPA）方面的行业领先水平，同时降低设计风险，加速产品上市。
Intel 18A是英特尔首个同时支持PowerVia背部供电技术与GAA晶体管架构的制程节点。这两项技术带来了显著的PPA优势。PowerVia是英特尔的独有技术，也是业界首个背面电能传输网络（PDN）。它将供电布线移至晶圆背面，正面不再被供电线路占用，从而提升信号传输效率。到了Intel 14A，背面供电技术继续沿用，但设计名称改为“PowerDirect”，同时GAA晶体管架构升级为“RibbonFET 2”。效果显著：相同功率下性能提升15%至20%；相同性能下功耗降低25%至35%。此外，晶体管密度还可再提升最多30%——这一数字相当可观。
作为合作的一部分，Cadence与英特尔还联合开发了先进的封装参考设计流程，专门支持EMIB和EMIB-T等封装技术。如此一来，整个设计链条从芯片到封装实现了全面贯通。
