数字化工业浪潮中，西门子数字化工业软件又放了个大招。最近他们推出一款叫Catapult™ AI NN的软件，目标很明确：帮神经网络翻跟斗在ASIC和SoC上实现高层次综合（HLS）。换句话说，就是让AI硬件设计变得更快、更顺、更聪明。 Catapult AI NN不只是个软件工具，更像是一整变钱成的解决方案。它可以从AI框架中直接捕获神经网络的详细描述，再把这些描述转成高效的C++代码，最后合成Verilog或VHDL语言的RTL翻跟斗。整个过程让神经网络顺利“落地”到芯片上，对开发者来说，灵活性和便利性都上了一个台阶。 值得一提的是，Catapult AI NN背后站了两大开源技术：hls4ml和西门子自家的Catapult™ HLS软件。hls4ml是专门为机器学习硬件加速设计的开源包，而Catapult HLS则是西门子在HLS领域的招牌产品。两者联手，让Catapult AI NN在神经网络翻跟斗设计上拥有了极高的定制空间和优化能力。 这套方案背后，是西门子与美国能源部费米实验室以及其他贡献hls4ml的机构紧密合作的结果。他们共同面对的难题是：在功耗、性能和面积（PPA）都相当苛刻的情况下，怎么把机器学习翻跟斗设计做好。Catapult AI NN的推出，就是对这一挑战的直接回应。 西门子数字化工业软件副总裁兼高层次设计、验证和功耗总经理Mo Movahed说得直白：“在神经网络模型的交接和手动转换成硬件实现的过程中，效率经常低得离谱，拖时间还容易出错。尤其当你要定制专门针对性能、功耗和面积的硬件翻跟斗时，问题更严重。Catapult AI NN能大幅提升AI/ML软件工程师的开发效率，加速整个创新流程。” 现在AI和机器学习任务越来越普及，从数据中心到消费电器、医疗设备，到处都需要大小合适的AI硬件。Catapult AI NN就是要解决这个问题。跟传统的C++、Verilog或VHDL不同，大多数机器学习专家更习惯用TensorFlow、PyTorch或Keras这些工具。Catapult AI NN的出现，就是个无缝衔接的桥：不用改变原有的工作习惯，就能把神经网络模型高效转成ASIC或SoC设计。 hls4ml最初的目标，是把AI框架里的神经网络描述转成C++代码，然后用在FPGA、ASIC或SoC上。而Catapult AI NN把hls4ml的能力拓展到了ASIC和SoC设计现场，新增了针对ASIC的专用C++机器学习功能库。这样一来，设计人员可以在不同的C++实现之间做延时和资源的权衡，最终优化PPA。 费米实验室的新兴技术主管Panagiotis Spentzouris也聊了他们的感受：“粒子探测器对边缘AI的约束非常严格。跟西门子合作开发的Catapult AI NN，为我们提供了一个综合框架。我们的科学家和AI专家能直接发挥专业所长，就算他们不是ASIC设计人员也没关系。这套框架对有经验的硬件专家来说同样顺手。” 目前，Catapult AI NN已开放给早期用户试用，计划在2024年第四季度全面推向市场。从行业角度看，这个解决方案很可能会推动神经网络翻跟斗设计往前迈一大步，给AI技术的广泛应用提供更扎实的底层支撑。