近期，SemiAnalysis发布了麒麟9030处理器的详细拆解分析，披露了中芯国际第三代7纳米级制程N+3的核心技术参数，结果令人关注。
数据显示，N+3工艺的最小金属间距达到32.5纳米，这一数值甚至比Intel 18A工艺在Panther Lake高性能单元上采用的约36纳米间距更为紧凑。
然而，Intel 18A工艺本身支持约32纳米的金属间距，并且SemiAnalysis并未公布N+3的其他关键指标，如接触栅间距、标准单元高度或鳍间距。因此，目前断言孰优孰劣仍为时尚早。
目前已确认，N+3的晶体管密度约为113.4百万晶体管/平方毫米，高于台积电N6的107.7百万晶体管/平方毫米，这无疑是一个亮点。
台积电N6采用多层EUV光刻技术，而中芯国际在未使用EUV光刻机的前提下，通过DUV多重曝光工艺，在最精细层应用自对准四重曝光，并结合大量设计-技术协同优化，最终实现了更高的晶体管密度，这确实是一项不可否认的技术突破。
SemiAnalysis同时指出，中芯国际通过减少鳍片数量、将接触孔直接置于有源栅上方、收紧单元间距等方式提升密度。这些手段确实能提高晶体管密度，但代价不容忽视：工艺复杂度增加、成本上升、良率风险提高，设计约束也更为严格。
然而，晶体管密度并不能完全代表整体工艺竞争力。尽管麒麟9030布局更为紧凑，但其性能仅与大约三年前的旗舰处理器持平，而在能效方面，与苹果、高通、联发科和三星的旗舰产品相比，差距依然显著。
因此，将N+3与Intel 18A直接对比并不完全恰当。尽管N+3的32.5纳米最小金属间距在名义上优于Panther Lake的36纳米，但18A在晶体管密度以及性能与能效两方面均占据优势。
更重要的是，18A采用了GAA（全环绕栅极）晶体管和背面供电技术，使其在移动SoC和数据中心应用中具备更强的适用性。这些架构层面的优势，是当前N+3工艺所不具备的。
SemiAnalysis总结指出，出口管制确实延缓了国内技术进步的速度，但进步仍在持续。如果中芯国际继续沿当前技术路线发展，N+4有望接近台积电N5级别的密度，而引入背面供电技术的N+5则可能达到Intel 18A级别的密度。
但正如前文所述，晶体管密度本身并不必然带来性能或能效的实质性飞跃。中芯国际在架构创新与器件层面的追赶，依然任重道远。
