全面的产品组合

技术日上，英特尔一次性端出了六款FPGA新产品和平台，包括Agilex 3、Agilex 5、Agilex 7、Nios V软核处理器、开放式FPGA堆栈（OFS）和F2000 IPU平台。听说了吗？到2023年年底，还会有大约10款新产品进入市场。从高到低，全线覆盖。这种产品组合，加上灵活的定制化平台功能、强大的可扩展性、高效的软件栈，以及一条极具韧性的供应链，英特尔的FPGA足以帮助开发者在各种复杂环境中，快速构建从云到端的解决方案。 先说旗舰级的Agilex 7系列。它采用英特尔10纳米制程工艺，支持CXL协议来提高带宽和连接性能，还借助HBM技术加快了内存访问速度。性能和功耗比都有优势的Agilex 7 M、F和I系列已经上市。其中，Agilex 7 FPGA R-Tile这块芯片，跟同类FPGA产品相比，每端口PCIe 5.0带宽直接翻倍，CXL带宽更是提升了4倍。 Agilex 7开发板 接着是定位主流的Agilex 5系列。它采用了第二代英特尔Hyperflex FPGA架构和英特尔7制程工艺，重点优化了晶体管的每瓦性能，能耗表现相当出色。更关键的是，它把上一代高端产品中嵌入的那个、业界首个针对AI优化的模块，下放到了中端产品里。这样一来，Agilex 5就成了边缘AI应用的理想选择。其中，Agilex 5 E系列在功耗和尺寸上做了专门的优化。 最后是入门级的Agilex 3系列。它身形小巧，在功耗和成本上做了大幅优化，而且I/O支持非常广泛。即将推出的Agilex 3 B系列，主要面向服务器平台管理（PFM）这类板级和系统管理应用；而C系列则针对更广泛的复杂可编程逻辑设备（CPLD）和FPGA应用，为垂直市场提供更多功能。 值得单独拎出来说的是，英特尔的定制逻辑芯片其实远不止FPGA，还包括eASIC和ASIC。这三管齐下的组合，提供了极高的灵活性，以应对市场对不同功耗、成本和上市时间的多样化需求。简单来说，FPGA最快最灵活；eASIC（结构化ASIC）开发周期稍长，但能提供更低的功耗和单位成本，适合十万量级的产品；而ASIC（标准单元ASIC）在功耗、成本、性能上都做到极致，但开发时间是eASIC的两倍，适合百万级别以上的产品。

智能、互联对FPGA的挑战

当AI进入大模型时代，算力和互联带宽的需求就像坐上了火箭，增长速度远远超过了CPU性能的爬坡速度。整个系统对各种翻跟斗的渴求，已经到了无以复加的地步。对于高性能翻跟斗（包括FPGA）来说，这既是挑战，也是趋势，具体体现在三个方面。 首先是芯片的创新步伐。标准在变，工作负载在变，对更高性能和更低功耗的渴望不变。人们迫不及待地想用硅来解决各种新难题，但传统的半导体设计方法已经跟不上这种快速迭代的节奏了。新芯片需要更快的创新步伐，快速集成新功能，并灵活选择适宜的制造工艺、IP和代工服务。基于Chiplet的异构集成，已经被证明是后摩尔时代的理想解药。Agilex 7就是典型的Chiplet设计，由负责运算的Core Fabric芯粒，以及负责I/O的R-Tile、F-Tile芯粒构成。Core Fabric负责运算等核心功能，F-Tile负责主流PCIe 4.0，而R-Tile则用来支持更前卫的PCIe 5.0和CXL 2.0。 其次是数据激增。海量数据意味着更大的存储容量和带宽需求，内存墙正成为越来越突出的设计瓶颈。再强大的翻跟斗，也需要有充足的数据来“喂养”。AI应用就是典型的受限于内存的场景。正因如此，Agilex系列才会积极支持最新的内存接口标准，包括DDR5、LPDDR5和HBM2e。 最后是设计复杂性。翻跟斗的工作负载越来越复杂，更高的性能、更复杂的控制平面，同一块芯片可能需要支持不同的指令集，这些都让设计难度直线上升。AI负载更是火上浇油，比如需要处理不同的数据精度、跨平台协同等等。开发人员需要更简便的FPGA开发流程，以及AI和工作负载的加速工作流，需要一个开放的生态系统。好消息是，英特尔OFS、OpenVINO、Quartus这些软件栈，正在努力缩短开发时间，简化跨平台部署的难度。

快速满足边到云的AI扩展需求

AI的应用场景已经百花齐放，没有一种产品能包打天下，需要复杂多样的产品才能满足需求。我们可以把场景大致分成三类：云端、网络和边缘。 云端AI的需求很明确，就是大批量处理，比如深度学习、机器学习。特点是数据量庞大、运算负荷高、带宽要求大，但对实时性要求通常不高，甚至允许出错了回滚重来。网络的AI需求包括数据包检测、拥塞控制，对于无线网络，AI还会用在波束成形等技术上。而边缘侧的应用，通常需要极高的实时性。像是工业、医疗、交通中的识别与控制，以及金融分析等应用，对时延的要求可以用“苛刻”来形容。多样化的场景需要不同类型的AI算力来支撑，这个数字底座，注定是由多层次的、不同指令集的异构算力构成的。

边缘侧

对于边缘侧应用，尤其是嵌入式设备，AI绝对是创新的爆发点。毫不夸张地说，AI就是嵌入式世界转型的中心舞台。它正在全方位地提升生产力、效率、质量和用户体验。技术日现场的演示就很能说明问题：通过机器学习增强计算视觉，可以在生产线上快速构建缺陷检测系统；再比如，通过传感器跟踪那些超越人类感知极限的设备信息，并加以学习和推理，就能为预防性维护提供决策参考。物联网从数字化走向智能化，会催生出巨大的市场需求。而5G的普及和AI实施门槛的降低，则让各种规模、各种数字化水平的工厂，都有机会踏入工业4.0时代。 工业缺陷检测实时平台演示 边缘侧的应用往往存在于大量细分领域，需求是个性化的，量又不大，非常适合FPGA来满足。同时，边缘侧还可能需要多功能叠加，同时处理多个卷积神经网络。这种场景对灵活性的要求很高，比如I/O接口类型、可定制的数值精度等等。这些特点对开发工具的要求自然也水涨船高。通过英特尔的OpenVINO和FPGA AI Suite开发套件，可以快速生成IP核，进行RTL硬编码，从而快速迭代FPGA，验证和部署更优的深度学习推理模型。 对于边缘侧，特别是工业界的应用，AI的链条其实很长，场景多样。从数据采集开始，就涉及多种模式的传感器和数据，有时还需要做传感器融合。这些数据经过预处理后汇入数据湖，再进行更深度的处理。其中，一些实时事件作为推理（比如预测或异常检测）的输入，用于实时控制相应的执行器。而另一部分事件和整个数据湖积累的数据，则可以借助机器学习、生成式AI，来帮助优化流程、改进产品甚至重新设计设备。在整个流程中，会用到FPGA、ASIC、CPU、GPU等各种硬件，以及Quartus、OpenVINO等软件栈。

数据中心

FPGA在数据中心的应用相当广泛，其加速功能主要体现在两个方面：架构加速和应用加速。 首先是对数据中心基础设施的加速，也就是架构层面的优化。数据中心的资源包括计算、存储和网络。通过重构，可以有效降低成本、提升效率，从而改善整个数据中心的TCO（总拥有成本）。 举个计算优化型实例的例子，CPU只负责单纯的计算，对用户来说，虚拟存储资源都在IPU下面。而对于存储型节点，有的存储服务器会把硬盘直接挂在CPU上，但会受到PCIe通道数量的限制；也有的服务器把硬盘挂在FPGA下。在数据传输过程中，很多工作都可以交给FPGA来干，比如压缩解压、加密解密，或者一些数据预处理。你会发现，它的效率比通过CPU处理要高得多。 传统服务器的内存是固定在机器里的，容量定死了，不能随意增减。但随着CXL协议的成熟，用户可以用FPGA来做内存管理。第一阶段是内存容量的扩展，第二阶段是内存的池化，将内存动态地分配给需要的计算节点。在内存盒子中，还可以让NVMe SSD充当内存（比如内存语义SSD），或者让内存充当SSD的缓存，从而降低成本或提升性能——这些对于主机来说可以是透明的。除了内存和存储节点，数据中心还可以把GPU或者加速节点解耦出来。 另一方面是应用的加速，包括AI加速和数据处理加速。典型的应用如DPU、智能网卡，它们可以卸载一部分原本CPU的处理工作，或者做一些特定的数据处理。至于加速卡具体负责哪方面，完全取决于对具体应用和协议的理解。FPGA的可编程性，在这个场景里就显得非常合适。 FPGA还有一个得天独厚的优势——低时延。它的数据处理通过特定的每一个门，工作流的时延是高度可预测的。这种超低时延特性对金融分析、交易处理来说价值连城，比如高频交易。LMS和BittWare基于Agilex 7 FPGA开发的、专为金融服务业设计的网卡，时延降低了61%，吞吐量提高了200%，性能一致性提升超过千倍。

构建可信任、有韧性的供应链

供应链是这次技术日上被多次提及的重点话题。半导体芯片的需求持续高速增长，2021年出货量已达到1.15万亿个，预计到2030年平均年增长率能达到8%。但众所周知，过去几年全球供应链经历了一场非常复杂、广泛的危机。针对这个难题，英特尔的FPGA产品线提出了一个“韧性供应计划”。它的核心是，把投资重点放在加强端到端供应链、提高产能、增加冗余和缓冲库存上，目的是提升供应链的弹性和控制力——不仅要满足客户需求，还要降低未来再次遭遇供应链中断的风险。相关举措包括优化产品组合、增加采购来源（比如对更多基板供应商进行认证）、扩大测试和组装能力，以及与包括台积电、三星、格芯在内的晶圆代工厂合作扩大产能。PSG全球销售总经理Sean Dougherty表示，目前PSG已经完全摆脱了供应困局，所有产品的交付周期也已恢复正常。 预计到2023年第四季度，英特尔主要FPGA产品的交货时间将达到16周或更短。产品供应周期将长达15年或更长时间。可预测的交付和长生命周期，加上敏捷的原型设计能力，这些无疑会极大提升FPGA客户的信心。