Hot Chips 2023上，AMD带来了关于Versal Premium VP1902 FPGA的更多技术细节。这款芯片此前被称作“世界上最大的FPGA”，专为更大芯片的原型验证而生，设计思路相当硬核。

2023年几乎一切都在拥抱AI，就连构建CPU、GPU和AI翻跟斗的工具也不例外。VP1902的本职工作并不是单打独斗，而是以集群方式部署，驱动芯片级验证和测试。

在这个领域，大就是好——FPGA的密度始终无法媲美它要原型化的目标芯片。更大的尺寸意味着更少的FPGA就能容纳更大规模设计的逻辑，或者简单说，能让更大的设计塞进集群里。

回顾一下这系列FPGA的演进路线：

这是一款AMD Versal Premium VP1902自适应SoC，规模相当夸张。

通过2×2小芯片排列及多代架构增强，VP1902的性能大约是上一代产品的两倍。

上一篇文章已经介绍过VP1902的基本信息，不过这里有一张不错的幻灯片总结了芯片的亮点。

AMD开始深入讨论如何扩大设计规模以及小芯片技术的应用。

接下来是芯片间的互连和封装方式。FPGA不仅需要小芯片间的连接性，通常还需要支持极高速且密集的外部I/O。

这是此前VU19P中的小芯片布局。

这种方法的I/O列无法扩展。有意思的是，这种又长又宽的小芯片设计，正是英特尔在Hot Chips 2023上展示的Xeon CPU架构变化方向。一个关键区别在于，英特尔设计中的端盖芯片负责管理UPI、PCIe Gen5和CXL等I/O。

以下是象限方法的构建方式，与当前Sapphire Rapids Xeon更为相似。

作为会议的一部分，AMD展示了如何通过2×2排列（而非1×4）来降低轨道需求。

Chiplet技术还让AMD突破了单片芯片的制造尺寸限制（Cerebras那种庞然大物另当别论）。

现在AMD开始讨论扩展到更多设备时的性能标准。

这是AMD用于衡量性能的指标。

更多关于实际影响的信息如下：

这是新的接口性能数据：

以及验证过程中FPGA结构的读回性能。

对于芯片验证工程师来说，了解每个寄存器的新能力至关重要。

以下是刚刚介绍内容的摘要。

这是AMD关于扫描链方法的幻灯片。

这是AMD的多分区流程，用于实现更快的布局和布线。

最后是演讲的总结幻灯片。