在2026年7月18日举办的“RISC-V与物理智能论坛”上，灵睿智芯联合创始人兼副总裁李华庆发表了题为《智能体时代高性能RISC-V CPU的发展机遇》的精彩演讲。该论坛由上海开放处理器产业创新中心（SOPIC）与芯原共同主办，重点探讨了计算范式的深刻变革。 图 | 灵睿智芯联合创始人、副总裁李华庆 李华庆指出，人工智能正从“能聊天”迈向“能干活”的关键转折点，计算范式也随之被重新定义。今年，“小龙虾”类智能体的涌现让行业认识到，AI已不再是简单的推理黑盒，而是一套需要频繁调用工具、管理记忆、协调多任务、保障安全性的复杂系统。 在这一转变中，CPU的角色悄然回归——它从过去GPU身边的配角，跃升为智能体落地的“总指挥”，负责上下文管理、长期记忆检索、工具执行调度，甚至沙盒的频繁创建与销毁。当模型推理不再是唯一的算力焦点时，CPU正成为决定智能体响应速度与系统吞吐量的新瓶颈。 回顾来看，在生成式AI时代，CPU主要负责数据预处理与IO调度；但在智能体时代，CPU深度介入推理过程，处理KV Cache、向量数据库访问，以及多智能体间的协同与监控。面对如此复杂的业务负载，传统通用CPU架构已难以兼顾效率与灵活性。摩尔定律放缓，制程红利见顶，行业亟需一条新的路径——既能深度适配场景，又能保持生态兼容。 而RISC-V给出了答案：开放、可扩展、模块化，允许企业在指令集层面按需定制，将领域特性融入流水线设计，实现架构级的软硬协同创新。 这正是灵睿智芯的切入点。这家成立仅一年半的初创公司，团队来自IBM，拥有多年超大规模芯片研发经验。 根据李华庆的介绍，灵睿智芯去年推出的首款高性能RISC-V内核P100，专为智能体时代量身打造。其流水线深度超过20级，单周期可取指、译码、发射的宽度均处于业界第一梯队；更关键的是，它是目前国产唯一支持动态同时多线程（SMT4）的RISC-V内核。 “在IO密集型和控制密集型场景下，这一特性尤为关键——当数据供给慢于计算速度时，多线程能让计算资源持续满载，如同为一位大厨配备多名配菜工，单位时间产出大幅提升。对于数据库访问、多任务并发等典型智能体负载，性能可带来50%至80%的增益。”李华庆解释道。 除了并发能力，P100在企业级可靠性上也做了纵深设计。李华庆提到，智能体长期运行，决策链条极长，硬件故障的影响会被级联放大。灵睿智芯在芯片、固件、系统层面构建了全栈RAS机制，支持错误检测、隔离乃至自愈，确保数据完整性与计算可信性。而这一切，都建立在RISC-V开放生态之上——既可与全球社区同步演进，又能自主可控，满足国家对关键算力基础设施的安全诉求。 从市场格局看，RISC-V正从IoT、嵌入式等端侧场景向上突破。2024年RVA23规范加入虚拟化与向量支持，2025年起高性能内核纷纷亮相，数据中心级别的RISC-V CPU已不再是蓝图。灵睿智芯P100的发布，试图成为智能体时代新域新质算力的开拓者——无论是边缘计算、云计算、具身智能还是低空经济，P100都希望以更高的并发、更深的流水线、更强的可扩展性，为客户提供一个比ARM更灵活、比x86更开放的选项。 智能体的爆发才刚刚开始。IDC预测到2030年全球企业将拥有22亿个活跃Agent，对应百亿美元级别的CPU增量市场。在这场算力体系的重构中，RISC-V或可凭借其开放性与可定制性，站上舞台中央。