核心要点：

细间距混合键合，本质上就是将那些已成熟的量产技术，强行应用于一个对颗粒污染、表面形变、失真以及贴装误差几乎零容忍的制造环境之中。

这种裸片与晶圆的集成方案，其优势在于能够筛选出已知的良品裸片，但代价也不容忽视——你必须放弃晶圆级并行处理的高效率，转而执行反复的搬运、对准与键合操作。

它究竟能否实现量产，答案并不取决于某一家公司，而是要看晶圆厂、外包封测厂、设备商以及材料供应商，能否打破各自的门户局限，共同坚守一个统一的工艺窗口。

混合键合确实已走出实验室，迈入量产阶段，但这个成就是否如表面那般完美？答案或许要打上一个大大的问号。

图像传感器这类晶圆对晶圆的应用，确实证明了经过处理的铜与介电材料表面，能够在规模化生产中实现可靠连接。然而，真正的挑战在于更细的间距、裸片级的加工，以及将逻辑芯片、存储芯片等功能单元集成在一起——这些组件的材料、尺寸和热极限，从一开始就并非为彼此兼容而设计。

半导体工程领域那篇《如何构建数十亿个凸点》的文章阐述得很清楚：当混合键合焊盘在晶圆上并行成形时，只要上游工艺保持极高的均一性，并辅以一定的测试手段，就能实现惊人的互连密度。但问题在于，细间距的裸片对晶圆键合，不仅继承了上述所有要求，还带来了全新的制造难题——每个裸片都必须经过筛选、搬运、对准，然后作为独立的机械个体进行贴装。

键合本身虽是整个流程的收尾环节，但其良率几乎是所有先前操作质量的直接体现。铜凹陷的深浅、介电层的形貌、是否存在颗粒污染、薄膜应力大小、晶圆形态、裸片厚度、临时键合、清洁、活化、贴装……这些因素，每一个都在最终的总误差中占据一席之地。单独来看，每个工艺或许都在规格范围内，可一旦将这些微小的偏差累积起来，很可能就找不到一个能重复完成表面键合的工艺窗口了。

这种微小偏差的累积效应，正是区分“可行工艺”与“量产工艺”的关键。键合机制本身或许已不再是难题，但量产要求的是，整个工艺流程在成千上万次操作中，都能稳定地回归到同一个物理状态，绝不允许任何一个变量侵蚀掉为其他变量预留的余量。

泛林集团（Lam Research）的Erik Edelberg打了个比方：“一旦摸清了方法，关键就在于将几乎所有变量都控制在尽可能稳定的状态。高产量制造的核心，就是高产量、晶圆间一致性，以及晶圆内一致性。”

图1：1 μm 间距混合键合界面的截面电子显微镜图像。来源：CEA-Leti

量产并非单一条件

“高产量制造”这个词听起来很美好，但它往往掩盖了混合键合工艺流程中实实在在的差异。晶圆对晶圆键合，只是众多并行工艺中的一种，它得益于两片图案化晶圆的规则排列，但组合结构的良率则取决于两者的质量与兼容性。裸片对晶圆键合，则是用灵活性换取了并行优势；而集体式裸片对晶圆方案，试图通过同时转移多个裸片来部分恢复这一优势。然而，随着焊盘尺寸的缩小，集体方式的优势越来越难以维持——因为间距必须能容忍集体工艺中的贴装误差。

因此，细间距不能仅凭实验室里能演示的最小连接尺寸来定义。一个商业上可用的间距，必须能够带来足够的布线能力、功耗或性能收益，来抵消它所引发的制造管控成本。举个例子，即使1 μm键合还只是个长期研究目标，6 μm的逻辑对存储接口，已经能创造相当可观的系统价值了。路线图上的缩放节点与量产价值之间的这种差异，决定了技术最有可能从哪里起步。

安靠（Amkor）的Mike Kelly说得很实在：“目前商用的最小间距大约是6微米。虽然路线图一路延伸到1微米，但6微米这个节点，很可能在相当长一段时间内，还是商业上最可行的那个。”

制造挑战并不会随着每次间距缩小而均匀上升。在6 μm时，贴装偏移或局部表面变形可能只是减少了焊盘的重叠量，可一旦焊盘宽度只有几分之一微米，这些偏差就可能直接让重叠完全消失。那些曾经看似互不干扰的工艺，开始争夺同一块不断缩小的公差空间。键合机对准精度提得再高，也挽回不了被应力或翘曲改变了的几何形状。

裸片筛选的代价

裸片对晶圆键合的魅力在于，它能防止源晶圆上的一个坏区，拖累整个原本良好的叠层结构。制造商可以在键合前对裸片进行测试，筛选出合格品，只在需要的地方放置不同类型的裸片。然而，这个良率优势，是用牺牲并行性换来的——裸片对晶圆封装，必须在裸片切割后，对每个裸片逐一进行拾取、运输、定向、检验、对准和贴装。单独贴装虽然降低了速度，但提供了集体方式难以企及的控制精度，尤其是在焊盘尺寸接近工具贴装误差的时候。

CEA-Leti的研究工程师Melissa Najem指出：“裸片对晶圆是一种极具挑战性但充满前景的方法。因为即使单独贴装时产量较低，我们也能确保对准处于受控状态。对于细间距，最具挑战性的因素就是对准，一旦我们在对准上取得进展，电气良率就会跟着上去。”

已知良品裸片筛选改变了成本结构，但并不能保证最终界面的成功连接。键合前测试可以确认裸片在封装前是好的，却无法认证一个还没有形成的连接。键合后的电气测试，仍然是验证界面是否有效的最直接依据，尽管到那时，筛选的裸片、基底晶圆和键合操作都已经产生了成本。筛选太严会浪费合格品，用边缘品又会让更多累积价值面临风险。裸片对晶圆键合要实现高产量，需要足够的表面、形貌、电气和工艺历史数据，以便在最昂贵、最不可逆的步骤之前，做出合理的决策。

“我们可以执行一定的已知良品裸片程序，来甄别哪些裸片真正适合键合，”Najem补充道，“通过这种方式，我们就能提升生产良率。”

但产量不能光靠加快贴装台的移动速度来提升。视觉系统、对准、稳定、表面暴露时间、接触启动以及键合波行为，必须在节拍时间缩短的同时，全部保持在合格范围内。一台更快的键合机，如果导致贴装分布变宽，或者让活化表面暴露时间不一致，虽然名义上每小时产出增加了，但最终能用的良品组件数量，可能反而会减少。

洁净度要求：无需再建一座晶圆厂

颗粒管控问题，最能说明为什么把混合键合从前道晶圆厂搬到外包封测厂，不是简单的设备搬迁。领先的晶圆厂，本身就是建立在专为控制空气中颗粒污染、化学品纯度和晶圆封闭移动而设计的基础设施之上的。而封装厂，是围绕不同的产品、成本结构和工艺历史建立起来的。如果要在后道封装键合环节，完整复制前道洁净室，那把工艺迁移过来的经济意义，就大打折扣了。

混合键合对颗粒污染赋予了异乎寻常的影响力。介电材料表面必须在整个键合区域形成紧密接触，而界面处没有任何顺应性的焊料结构或有机底部填充物，来吸收局部阻碍。随着混合键合向封装环境延伸，这个问题变得尤为突出。现实的应对方式，是在键合机组内部或周围，创建局部极高洁净度区域，而不是试图把整个外包封测厂改造成前道晶圆厂。

安靠的Kelly解释得很形象：“由于本质上是一种玻璃对玻璃的界面，它对任何形式的颗粒污染都极为敏感。界面处没有任何有机物来提供顺应性，哪怕只是一个纳米级颗粒，就能把玻璃抬起来，毁掉晶圆上的一大片单元。”

局部洁净度控制，不能只盯着两个表面接触的瞬间。裸片在键合前，要经历切割、临时键合、清洁、计量、运输、对准等多个步骤，每个步骤都可能引入颗粒，或者让已处理表面暴露于新的污染物中。活化表面的可用寿命，也使得排队等待时间成了工艺窗口的一部分——一个在制备后立即通过验证的表面，经过不受控的延迟后，它的化学状态可能已经变了。

清洁也不能简单地靠施加更大的机械力来解决。颗粒越小，在不损伤铜、介电层或下层结构的前提下去除的难度就越大；所用的化学品，必须能区分污染物和已活化键合的表面。所以，表面状态和整体工艺集成，是密不可分的。

三菱化学集团的Sanjiv Bhatt点出了其中的化学挑战：“尺寸越小，黏附力就越强，而且是呈指数级增长。你需要渗入颗粒和它所附着表面之间的空隙。你可以施加机械力或声波力来移动它，但关键在于，如果你能引入一种真正削弱界面的物质，就能把它去除——而这取决于你使用的是哪种分子。”

化学机械平坦化（CMP）就是一个典型的例子。介电材料表面必须足够平整光滑，才能建立初始键合，但铜焊盘也不能简单地按理想室温平面去抛光，而不考虑退火过程中的变化。铜的热膨胀量大于周围材料，所以受控的凹陷量，能让温度升高时焊盘更好地融合。凹陷量过大会导致电气连接不完整，过小又会产生过度变形。

“表面形貌至关重要，表面化学同样如此，因为需要把两个表面键合在一起，而这些表面通常处于活化状态，”Lam Research的Edelberg说，“材料应力也是一项极具挑战性的课题，因为它直接影响裸片的整体形态与变形。当然，洁净度同样不可或缺，因为这一切最终都汇聚于键合界面。”

对准始于贴装之前

下一个关键约束体现在键合机环节，但其根源早在这一步之前就已经埋下了。贴装设备只能对准它能测量到的特征，而这些特征的实际物理位置，早就被薄膜应力、晶圆翘曲、裸片厚度以及结构构建过程中的热循环给改变了。

传统的翘曲规格，只描述了状态的局部信息。一片晶圆可能在整体弯曲度指标范围内，却包含局部形貌或高阶变形，在特定区域侵蚀焊盘重叠的余量。相关的几何形状横跨多个尺度——从低阶弯曲到局部坡度，再到由键合、CMP、再分布层和材料失配引入的裸片级变形——而不是单一的平整度数值能概括的。

Wooptix的Adam Cheung提出了一个更精准的追问：“我们不该再问‘这片晶圆平整吗？’，而应该问‘哪些形态分量真正影响了良率、可靠性、键合、对准和最终系统性能？’。平整度必须演变为一个表面几何预算。基于这个预算，我们可以把它分解到基板、封装形态，以及它们对整个芯片系统总体良率的贡献。”

一旦裸片从源晶圆上分离，这个区别就更加重要了。切割会释放应力，临时键合重新约束裸片，减薄则改变其刚度。所以，呈现给键合机的几何形状，很可能和流程早期测量的形状不一样。裸片在某个参考点上可能定位正确，但外侧的焊盘，仍然可能因为缩放、旋转或非线性变形而发生偏移。

英特尔晶圆代工在最近的一次iMAPS会议上，展示了一个典型的案例。据Yi Shi描述，在测试载体中，增加小芯片厚度可以减小线性缩放变形，而增加小芯片翘曲则会使其加剧。研究还显示，更换键合机喷嘴几何形状会改变方向性变形模式；经过标定的有限元模型，能够足够精确地复现实验结果，从而无需为每种参数组合单独制造测试载体，就能探索键合力、真空时序等工艺条件。

这种建模方法，正在改变制造商思考对准控制的方式。键合后采集的套刻数据，可以分解为刚性贴装误差、线性缩放和高阶残差，并反馈到裸片与键合机的力学模型中。残差模式可能比单一的通过/失败判定更有价值，因为它能在工艺偏移量尚未引发大范围断路之前，就识别出正在漂移的工艺状态。速度更快的量产键合机，不仅需要在重复裸片贴装中保持稳定的精度，还需要来料的局部几何形状，始终处于该工具可校正的范围之内。

临时叠层会留下永久印记

这些来料几何形状，大多是在晶圆附着于临时载体时就已经确立的。减薄后的硅片、注塑晶圆，以及部分构建的封装体，往往缺乏独立通过背面工艺、再分布层形成或额外沉积所需的机械稳定性。载体和临时键合材料，因此成了这些工序的机械参考基准，尽管它们都不存在于最终器件中。

载体的选择，还会影响工件在温度变化过程中的响应方式。玻璃、硅及其他载体材料，具有不同的刚度和热膨胀系数，而临时黏合剂，则决定了有多少形变会被传递到晶圆中。黏合力必须足够强，以防止滑动或分层，但该层材料也需要具备足够的顺应性，以避免对晶圆施加过大的应力。

“如果载体晶圆与封装体的热膨胀系数不匹配，或者匹配程度不够，最终就会产生大量翘曲，”Brewer Science的Hamed Derami说，“每个步骤中的翘曲，都会影响下一个下游步骤。”

材料要求也会随工艺流程而变化。针对某一特定等离子暴露、电镀化学品和介电固化组合所完成验证的配方，换到另一个组合中，可能就因为分层、模量过高、释放性差或去键合后的残留污染而失效。

总厚度变化，为临时加工对最终良率的影响提供了另一条路径。载体叠层中的微小厚度变化，可能导致光刻焦距偏移、再分布层尺寸改变、柱或焊盘高度变化，并使最终键合表面产生局部偏移。微凸点可以通过焊料变形来容忍部分偏移，但铜-介电层直接界面，几乎没有能力适应这种变化。顺应性的缺失，让微小的厚度差异直接演变成了不完整的键合。

“在混合键合中，裸片间距为零，所以所有结构都是刚性的——介电层是刚性的，铜是刚性的，整片晶圆都是刚性的，”Derami强调，“如果厚度变化稍微超出系统所能容忍的范围，就会出现不键合的情况。也许中心部分能键合，边缘部分无法键合，而且没有任何机制来弥补——没有凸点。”

更低的温度，同等的电气结果

热预算为“可以形成的键合”与“形成后器件能够存活”之间划定了另一条边界。介电材料表面建立初始接触，而退火则强化界面，使凹陷的铜焊盘得以膨胀，并重建为连续的电气通路。常规条件能提供有效的动力学过程，但可能使已完成的器件承受不在其原始工艺资格范围内的温度与应力——在集成逻辑芯片、存储芯片、射频、传感器和光子器件的异构叠层中，这个问题尤为突出。

“为了强化界面处的键合，并实现所谓的铜界面重建，我们需要升高温度，”CEA-Leti的Najem说，“通常施加的温度高于300 °C，典型条件为400 °C持续一到两个小时。挑战在于，这个温度相当高，可能与某些应用（比如存储器）不兼容。”

因此，低温化研究的目标，就是通过不同的表面活化、铜结构、时间与化学品组合，实现相同的电气与机械效果。CEA-Leti报告了在100 °C下对晶圆对晶圆测试载体进行退火的结果，随后的形貌与电气表征显示出低电阻和高电气良率。这个结果在所报告的测试条件下，确立了技术可行性，但要实现量产应用，还需要可靠性数据、针对特定应用的热循环验证，以及对该工艺在来料变异和产量条件下保持稳定性的确认。

正确的目标，不是找出能产生单个成功样本的最低温度，而是在保持键合强度、电阻、良率和长期可靠性的前提下，适用于所集成器件的最低热预算。这个窗口可能因产品和工作负载而存在显著差异，这也意味着，随着应用场景的扩展，一种通用的混合键合工艺配方，会变得越来越不现实。

先检测，后键合

这些管控措施，并不能保证每个界面都能正确形成，但可以防范那些显而易见的风险。宏观光学检测，可以在更昂贵的计量、探针或键合步骤之前，识别出划痕、边缘损伤、大颗粒、涂层异常和空间热点；而电气测试，则从另一角度验证可见异常是否具有功能层面的影响。

“我们可以在探针测试前或测试后进行检测，我个人倾向于在测试后进行，因为这样能看到探针测试结果，”Microtronic的Errol Akomer说，“基于电气测试的通过/失败结果，对比我在线光学检测中观察到的现象，两者能够相互印证。”

一旦建立了这种对应关系，筛选就可以前移到流程更早的阶段，从而减少不必要的探针接触点，并防止可疑物料进入价值更高的封装步骤。宏观检测的目标，并不是直接解析混合键合界面，而是把速度较慢、成本较高的分析手段，留给真正需要它的缺陷。

一个工艺窗口，多家企业

最后一个障碍，与其说是技术层面的，不如说是组织层面的——因为相关的工艺窗口，如今已经跨越了供应商的边界。材料企业可能清楚某种清洁或临时键合配方对温度和化学品的响应方式，设备企业则了解工具内部的力、时序和局部环境。晶圆厂或外包封测厂看到的是来料变异和最终良率，但每个参与方可能只从上一个环节获得一份狭窄的规格说明。

当工艺模块之间的接口留有充裕余量时，这种模式是行之有效的。但细间距混合键合，把这些余量压缩到了如此之小，以至于隐藏在某一供应商资格验证内部的信息，成了理解另一供应商结果的必要条件。清洁化学品、设备顺序、排队等待时间、晶圆形态和焊盘设计，再也无法作为相互独立的商业模块分别优化。更快的迭代速度，需要在这些边界之间保持选择性的透明。

“化学品人员、设备人员和晶圆厂人员，每个人向下一个人交付的都是一个黑盒子。设备工程师向化学品工程师要一种材料，围绕其输出结果开发工艺，再告诉晶圆厂‘这是我黑盒子里的解决方案’，”Bhatt直言，“我们需要的是这些黑盒子之间的透明度，以便加快迭代速度——因为不会有一种方案适合所有情况，每个工艺都需要一定程度的定制化。”

这种透明度，并不要求企业放弃知识产权，而是需要足够的共享表征，以确定材料如何影响设备行为、设备如何改变表面状态，以及这些影响如何体现在电气良率中——同时让测试与检测数据能够充分向上游传递，以便识别最初发生偏移的步骤。

这种碎片化，同样体现在设计端——管控焊盘布局、冗余和禁止区域的规则，必须基于实测的工艺分布，而不是理想的几何形状。

“业界为定义先进封装设计套件（ADK）付出了努力，但迄今尚未形成通用定义，”Synopsys的Amlendu Shekhar Choubey说，“各方需要协力，确保所有参与其中的组件拥有一种共享的设计语言。生态系统合作伙伴、EDA厂商、晶圆代工厂、外包封测厂以及主要客户，都需要在这一过程中发挥各自的作用。”

结语

细间距混合键合能够走向高产量制造，但答案并不会来自再一次证明键合机制本身。晶圆对晶圆的量产实践已经表明，经过精心制备的表面可以在规模化条件下实现可靠键合；而另一篇相关文章也展示了晶圆级并行化如何使海量互连成为可能。更艰难的工作，在于当制造流程开始逐一地对裸片进行筛选、减薄、运输、清洁、对准和键合时，如何将这些条件完整保留下来。

下一个阶段，是让制造流程与其所构建的互连结构协同扩展。只有当晶圆厂、外包封测厂、设备商、材料供应商、设计工程师和测试工程师，将键合视为一个连贯工艺的最终呈现，而不是流程末端的一道独立工序时，细间距混合键合才能真正迈入广泛可制造的阶段。

Q&A

Q1：细间距混合键合的商用最小间距是多少？

A：目前商用的最小间距大约是6微米。虽然业内路线图一直在往1微米的方向推，但6微米这个节点，在很长一段时间里，应该还是最现实、最赚钱的那个选择。举个例子，即使1微米键合还只是个长期研究目标，6微米的逻辑对存储接口，已经能带来非常可观的系统价值了。

Q2：混合键合为什么对颗粒污染那么敏感？

A：因为混合键合本质上就是一个“玻璃对玻璃”的界面。介电材料表面必须在整个键合区域形成紧密接触，而且界面处没有顺应性的焊料结构或有机底部填充物来吸收局部阻碍。哪怕只是一个纳米级的颗粒，就能把界面抬起来，毁掉晶圆上大片区域的单元。更麻烦的是，颗粒越小，黏附力越强，去除难度也跟着指数级增长。

Q3：混合键合退火为什么要降低温度？低温退火效果如何？

A：常规混合键合退火温度通常高于300 °C（典型是400 °C持续1-2小时），这对存储器这类对热敏感的器件来说，可能就不太兼容了，尤其是在异构叠层集成中，这个问题会更突出。CEA-Leti已经报告了在100 °C下完成晶圆对晶圆退火的成果，表征结果显示低电阻和高电气良率，证明了技术上的可行性。不过，要达到量产应用的水平，还需要更多的可靠性数据和热循环验证来支撑。