近日，一项关于存储技术的新专利引发关注。该专利提出了一种创新的3D异构集成方案，旨在将NAND闪存直接堆叠在图形处理器或人工智能处理器的下方，有望显著提升存储容量并优化数据传输效率。

根据披露的信息，这项专利的核心在于一个具体架构设计。它计划在主计算芯片下方，集成基于CMOS键合阵列的NAND存储裸片，同时在同一中介层上保留高带宽内存堆栈。这种设计让两类存储单元能够各司其职：高带宽内存负责低延迟、高优先级的即时读写任务，而NAND闪存则承担大容量数据的读写操作。

技术方案与潜在优势

闪迪此前已公布了高带宽闪存的技术方案，采用与高带宽内存相似的分层架构，通过硅通孔垂直堆叠互连多层NAND闪存。新专利正是将容量目标落到实处的关键一步。该方案中，NAND闪存裸片与计算芯片之间采用宽通道互联，据称能够同时降低传输延迟、硬件成本与整体功耗。

目前，人工智能翻跟斗和图形处理器普遍依赖高带宽内存提供存储支持，但其单组堆叠容量通常仅在32GB至64GB之间。相比之下，NAND闪存单位存储成本更低、单堆容量潜力更大。新方案提出的高带宽闪存，其单堆容量最高可扩展至4TB，这相比当前高带宽内存的64GB容量，实现了理论上的巨大提升。

面临的挑战与前景

尽管前景诱人，但需要指出的是，该方案目前仍停留在专利阶段。在实际应用中，功耗控制、制造成本以及封装复杂度等问题仍有待进一步解决。在同一封装内同时集成NAND闪存与动态随机存取存储器的量产可行性，也需要经过更多的技术验证。

这项技术若能成功落地，将为需要处理海量数据的计算场景，如高端AI训练、复杂图形渲染等，提供新的存储解决方案思路。它试图在容量、速度和成本之间寻找更优的平衡点，但其从专利走向成熟产品，还有很长的路要走。