先说几个核心判断：半导体产业数十年的演进，本质上就是持续缩小晶体管尺寸，从而提升算力、降低功耗。然而，这一进程终将触及物理极限。当晶体管尺寸逼近某个临界点，量子隧穿效应便会显著干扰——电子不再沿预定路径移动，而是直接“穿墙”泄漏，导致电流失控。因此，准确界定这一“物理极限”所在，已成为下一代芯片研发中必须攻克的关键课题。

韩国科学技术院（KAIST）的研究团队近期提出了一种全新的求解思路。他们基于基础物理定律，采用量子力学的原子尺度计算方法，建立了一套预测晶体管微缩物理极限的框架。简单来说，就是无需依赖反复实验，而是直接在计算机上模拟出材料和界面的电学行为。这项成果已发表于《计算材料学》期刊。

挑战在于：实验上要在原子尺度精确调控金属电极与半导体沟道之间的接触结构，几乎难以实现。逐原子调整并定量分析电子行为，对现有实验手段而言显然要求过高。正因如此，晶体管的缩放极限一直难以被直接验证。

针对这一难题，团队采用了“从头算”第一性原理计算方法。其核心思想是：不依赖实验参数，完全基于基本物理定律推导材料性质。他们此前已提出一个多空间约束搜索密度泛函理论（MS-DFT）框架，而此次研究在此基础上更进一步——将计算能力从“材料层面”扩展到“器件层面”，从而能够精确描述金属-半导体界面以及电子输运过程中的量子效应。

基于此，团队又开发了一套“计算版传输长度法”，用于提取金属与半导体之间的接触电阻，进而确定量子隧穿发生的临界尺度。他们以单层二硫化钼（一种典型的二维半导体）作为模型，系统分析了电子在沟道中的渗透行为，以及这种行为对不同金属电极和接触结构的依赖关系。

计算结果表明，晶体管的最小极限尺寸并非一个固定值，而是与材料组合及界面结构紧密相关。换言之，所谓的“关键隧穿长度”并不是统一常数，而是受金属功函数与接触界面原子结构共同调控的设计变量。在所模拟的多种结构中，电子停止“泄漏”的临界长度可缩小至4纳米以下——这清晰表明，晶体管持续微缩仍有相当大的潜力空间。

值得注意的是，团队还额外提出了一种基于不同二维半导体材料组合的芯片设计策略。这不仅是为了进一步缩小晶体管尺寸，更是在缩小过程中有效降低器件功耗、优化整体性能。这正是整个研究最引人入胜之处：它并非给出一个“到此为止”的极限值，而是向业界表明——极限本身可以被设计和调控。