先说几个核心判断：RISC-V 生态系统的成熟度正在加速提升，而平台基础能力与能效管理的完善，才是它真正跨入主流应用的关键挑战。过去几年，阿里玄铁团队在这一领域积累了扎实成果，从 UEFI 引导到 SBI 接口的系统待机，再到 S3/S4 休眠态的落地，逐步夯实底层能力。在博洛尼亚举办的 2026 RISC-V 欧洲峰会上，他们再次取得突破——针对 DVFS 场景中利用率估算失真的难题，提出了一套全新的硬件计数器架构方案。

这个问题的本质其实非常直接：操作系统的调度器需要准确把握 CPU 的忙碌程度和运行频率，才能做出合理的任务分配与频率决策。然而传统的通用计量方式在动态频率变化时，往往无法准确反映真实负载。结果便是 Linux 内核 PELT 算法中的利用率指标出现失真，调度器被误导，任务被放错位置，频率档位选择失误，能效自然大打折扣。这并非 RISC-V 独有的困境，ARM 和 x86 早已通过硬件计数器解决了多年，形成了一套成熟的实践方案。

玄铁团队的提案名为 CPU 负载计数器（Sscpuutil），由两个 64 位的只读硬件计数器构成。其一是 mcorecyc，用于记录 CPU 活跃时的实际物理周期；其二是 macttime，在固定参考频率下记录活跃时间。关键在于，CPU 空闲时这两个计数器会自动暂停，确保数据的“纯净”。操作系统在 supervisor 模式下可直接读取寄存器，延迟极低、无需陷阱（trap），从而实时计算出运行频率与归一化利用率。通俗地说，它让 RISC-V 在调度层面第一次具备了动态感知能力，补齐了 PELT 频率不变性（FIE）支持的缺口。

阿里巴巴达摩院高级技术专家张枫雪在 2026 RISC-V 欧洲峰会 Tech Talk 环节深入阐述了状态敏感计数器的设计思路与实际应用价值。

提案概要

这个方案的落地效果如何？基于 8 核玄铁 C950 处理器的真实硅片测试结果颇具说服力。在运行混合负载时，启用频率不变性（FIE）调度后，系统能耗降低了约 63%，而性能损耗不到 1%。换句话说，凭借极小的硬件开销与零内核接口变更，实现了一套高效、兼容的系统能效优化方案。

玄铁团队此次率先在 RISC-V 全球生态中提出双硬件计数器架构，为后续在 RISC-V 平台上沿用频率感知调度机制、补齐频率不变性支持能力，提供了坚实的架构思路与探索方向。从市场视角来看，这一提案一旦被社区采纳，RISC-V 在服务器、终端以及高性能计算场景中的能效表现将迎来显著跃升。后续值得关注的是，这种硬件机制能否迅速融入主流发行版的内核——那才是真正释放其价值的关键一步。