芯片AI技术大会聚焦PCIe8.0高速链路与Chiplet封装_AI热点日报

芯片AI技术大会聚焦PCIe8.0高速链路与Chiplet封装

类型：热点整理2026-05-29

6月30日将举办AIXCompute算力基础设施测试论坛，聚焦Chiplet先进封装、PCIe6 0 7 0 8 0高速接口及224G 448G链路等前沿技术。长电科技、晟联科、BitifEye及是德科技专家将共议算力互联与测试挑战，助力行业发展。

当前AI算力市场的增长势头极为显著，市场需求持续旺盛，应用场景也在不断扩展。全球人工智能产业正以惊人速度发展，其中通用大模型、高性能芯片以及算力基础设施等底层能力的持续提升，正驱动AI应用在广度与深度上不断突破。反过来，产业基础能力的增强与应用场景的丰富形成了良性循环，进一步加速了整个AI产业的发展进程。

在这一发展浪潮下，我们将于6月30日举办一场聚焦前沿硬核技术的行业盛会——AI X Compute 算力基础设施测试论坛。本次论坛将重点关注Chiplet先进封装、高速计算PCIe 6.0/7.0接口技术以及112G/224G高速接口等热门技术方向。我们荣幸地邀请到长电科技、晟联科及BitifEye的资深专家，共同探讨技术趋势与未来演进。如果您正关注这些领域，欢迎注册参会，与业界同仁面对面交流。

论坛日程

具体日程安排如下：

13:30-13:50 主题演讲——智算基石：从芯片到集群的规模化跨越
演讲嘉宾：Brig Asay，是德科技互联网基础设施事业部战略规划总监

13:50-14:20 先进封装中的多物理场挑战和STCO应对方案
演讲嘉宾：唐彦波，长电科技芯片性能中心负责人

14:20-14:50 晟联科 PCIe 6.0：构筑极致稳定、持续领先的算力互联基石
演讲嘉宾：汪成喜，晟联科市场总监

14:50-15:35 联合演讲
01. PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望 —— 马卓凡，是德科技数字解决方案工程师
02. 护航AI算力：为什么 PCIe 6.0 接收器性能至关重要 —— 卢哲伟，BitifEye东亚区市场开发总监

15:35-16:15 AI爆发下的算力突围：200G/Lane电气测试全景解析
演讲嘉宾：张晓，是德科技数字解决方案工程师

16:15-17:00 赋能AI算力：高速数字接口(USB4/DP/DDR/MIPI) 测试演进
演讲嘉宾：朱杰昕，是德科技数字解决方案工程师

17:00-17:05 抽奖

演讲摘要

演讲题目：智算基石：从芯片到集群的规模化跨越
核心观点清晰有力：我们正站在智能时代的“算力奇点”。大模型参数从千亿级迅速跃升至万亿甚至十万亿级别，增长迅猛。然而，算力供给与需求之间的缺口也在指数级扩大，“算力焦虑”已成为制约AI创新突破的主要瓶颈。本场演讲将详细剖析从芯片设计到AI加速卡，再到集群级扩展的关键技术，并探讨其中无法回避的测试挑战。

演讲题目：先进封装中的多物理场挑战和STCO应对
在后摩尔时代，先进封装已成为提升系统性能与集成度的核心路径，STCO设计方法在此过程中扮演关键角色。先进封装在信号完整性、电源完整性、散热管理、翘曲控制及可靠性等多方面面临复杂挑战。通过多物理场耦合分析，并结合仿真与测试的反复迭代，才能为延续摩尔定律、优化芯片性能提供扎实的技术支撑。

演讲题目：晟联科 PCIe 6.0：构筑极致稳定、持续领先的算力互联基石
从PCIe协议的发展演进与实际应用场景出发，本演讲将重点剖析PCIe 6.0在AI与HPC领域的广阔市场前景及迫切需求。同时，介绍晟联科PCIe 6.0 PHY IP的最新研发成果。凭借其在高速SerDes领域深厚的技术积累与丰富的成功交付经验，为算力互联产品提供极致稳定与持续领先的坚实保障。

演讲题目：PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望
即将于7月底举行的PCI-SIG第140次Compliance Workshop，将正式启动PCI Express 6.x设备的首次官方集成商列表测试。这标志着PCIe 6.0生态已全面步入一致性验证与规模化部署的新阶段。本次专题将聚焦PCIe 6.0一致性测试的关键技术与验证难点，深入解读高速互连测试中的信号完整性、协议一致性及系统级验证挑战，并前瞻PCIe 7.0/8.0在持续高速演进中，对测试方法、验证能力及产业生态提出的全新要求。

演讲题目：规模化AI：为什么 PCIe 6.0 接收器性能至关重要
为确保AI工作负载的流畅运行，向PCIe 6.0（64 GT/s）过渡已成为新的行业基准，而非可选项。在30分钟的课程中，我们将深入探讨PAM4接收器评估的复杂性，解决关键验证挑战，并明确稳定接收器性能的具体要求，确保硬件不会成为瓶颈，助力企业构建强大且面向未来的AI生态系统。

演讲题目：AI爆发下的算力突围：200G/Lane电气测试全景解析
为满足AI集群对互连带宽的极致需求，IEEE 802.3dj、UALink 200G、OIF CEI-224G等标准正从800G向1.6T甚至3.2T快速演进。本次专题将重点介绍200Gbps/Lane主流标准的最新发展状况。针对大于32dB的高损耗链路环境，IEEE 802.3dj引入了全新的测试方法学，包括新的抖动指标（如J3U、EOJ、JHRMS）、SNRISI以及基于COM模型的接收端校准流程等。同时，将展示是德科技从芯片到组件再到系统的完整发送端与接收端电气性能测试方案。

演讲题目：赋能AI算力：高速数字接口 (USB4/DP/DDR/MIPI) 测试演进
随着数据吞吐量需求的爆发式增长，高速数字总线标准快速演进，传输速率与调制方式的复杂性成倍增加（从NRZ向PAM3/PAM4演进）。在提升带宽效率的同时，信噪比下降与设计复杂度剧增成为严峻的物理层挑战。本次演讲将首发介绍是德科技新一代Infiniium XR8示波器，深入解析USB4、DP、DDR、MIPI等核心高速接口的最新标准动态，并全面展示XR8如何结合先进的自动化合规测试软件，帮助工程师精准完成眼图测试、抖动分析及一站式发射端（Tx）一致性测试，加速下一代高速数字接口的研发进程与商业落地。