随着存储技术向更先进的制程节点演进，第七代DRAM（1d纳米）标准的竞争已进入白热化阶段。全球两大存储巨头三星与SK海力士正围绕截然不同的核心架构展开技术角逐，双方都致力于率先实现大规模量产，以确立自身方案在下一代行业标准中的主导地位。这场竞赛不仅决定了未来的市场份额，更将直接塑造高性能计算、人工智能及数据中心等关键领域的内存技术发展路径。

三星电子主导的技术路线是推广GAAFET（全环绕栅极晶体管）工艺。该工艺在逻辑芯片制造中已得到验证，通过栅极全方位包裹沟道来显著提升电流控制精度。然而，将其应用于DRAM制造面临独特挑战：必须将GAAFET晶体管与存储信息的电容器集成在同一个存储单元内。为此，三星考虑借鉴3D NAND闪存的成功经验，计划将负责读写操作的控制电路（CMOS under Array）放置在存储阵列的下方。根据行业信息，三星预计在2026年的VLSI国际研讨会上首次公开展示其16层垂直堆叠DRAM技术方案，该方案正是基于GAA晶体管与水平排布的存储电容器构建。

SK海力士押注垂直堆叠架构

与三星的技术路线形成鲜明对比，SK海力士选择了更具颠覆性的4F²垂直堆叠架构。该架构的核心在于将晶体管进行垂直方向上的堆叠，同样采用栅极材料包裹晶体管沟道，而用于接收电容数据的组件则被安置在晶体管柱的底部。这里的“F”代表芯片制造的最小特征尺寸，4F²结构意味着一个2F×2F的正方形存储单元。相比目前主流的6F²（3F×2F）长方形单元设计，这种紧凑结构能够将芯片单位存储单元的表面积大幅缩减约30%，这对于持续提升存储密度、降低功耗以及优化芯片成本具有决定性意义。

SK海力士此前已在IEEE VLSI Symposium 2025上正式公布了这一详细的技术路线图。其4F²垂直栅极技术平台旨在同步实现高存储密度、高运行速度与低功耗这三大核心目标。该公司在同一会议上还展示了基于垂直栅极DRAM的电学特性验证结果，充分证明了该技术的可行性与性能潜力。从双方公布的量产时间表来看，竞争态势已非常清晰。业内消息指出，三星内部已规划在第七代1d纳米制程之后，导入更先进的垂直通道晶体管技术，相关产品预计最早能在未来2至3年内推向市场。而SK海力士方面则规划其垂直结构DRAM（包含4F²架构）将在三年内进入量产阶段，与三星在技术商业化时间线上形成了正面竞争。