1月16日消息，凭借堆叠式L3缓存的3D V-Cache技术横扫游戏CPU市场后，AMD并未停下脚步。

近日，AMD公布了一份名为《均衡延迟堆叠缓存》的研究论文，披露了其在缓存架构上的下一步布局：堆叠L2缓存。

目前，3D V-Cache主要通过为核心附加额外的L3缓存来提升性能，而这份新专利显示，AMD正探索将堆叠技术引入更靠近CPU核心、响应更快的L2缓存。

示例图显示，AMD构想了一种多层堆叠结构：基础层连接计算核心与缓存模块，上方可继续叠加多层缓存芯片。例如，可由四组512KB区域组成2MB的L2模块，甚至能进一步扩展至4MB。

其堆叠方式运用了与3D V-Cache相同的原理，通过硅通孔将L2/L3堆叠连接到基础芯片和计算复合体，并配置在堆叠缓存系统的中心垂直方向，由CCC控制器管理数据的输入和输出。

论文中，AMD以平面配置的1MB和2MB L2缓存为例进行说明：平面1MB L2缓存的典型延迟为14个周期，而堆叠式1MB L2缓存的延迟则仅为12个周期。

这表明堆叠L2缓存不仅能提供更高容量，还可实现与典型平面方案相当甚至更优的周期延迟。此外，AMD还指出这种架构具备显著的能效优势。