在人工智能、高性能计算以及大规模数据中心架构对算力需求的持续攀升下，半导体行业正加速向“小芯片”设计模式演进。近日，电子设计自动化领域的领先企业推出了其第三代通用小芯片互连技术解决方案，并已在台积电N3P先进工艺节点上完成投片，标志着该技术正式进入量产准备阶段。

此次发布的互连方案实现了单通道64 Gbps的数据传输速率，达到了当前行业的最高水平，为下一代人工智能系统提供了关键的硬件支撑。该技术基于通用芯片互联标准，支持标准封装与先进封装两种形态。在标准封装条件下，可实现每毫米3.6 Tbps的边缘带宽密度；而在先进封装条件下，更可提升至每毫米21.08 Tbps，显著增强了多芯片集成系统的通信效率。

新推出的64Gbps互连IP针对人工智能与高性能计算场景进行了深度优化，兼容多种主流协议，包括AXI、CXS、CHI-C2C、PCIe及CXL.io等，并能与高速物理层接口实现无缝对接，有效提升系统级集成能力与设计灵活性，助力复杂计算架构的高效构建。