据韩媒 The Elec 报道，三星电子与其先进技术研究所近期成功研发出一款创新型晶体管制程，使得在10纳米以下工艺节点量产DRAM芯片成为可能。这项突破有望攻克移动内存进一步微缩所面临的核心物理难题，为未来的电子设备带来容量更大、性能更强的内存解决方案。

随着半导体工艺向更先进节点推进，传统DRAM制程在进入10纳米以下尺度后，因物理极限的存在而面临严峻挑战。三星此次推出的“高耐热非晶氧化物半导体晶体管”具备优异的高温稳定性，即便在高达550摄氏度的工艺环境下仍能保持稳定的工作性能，从而满足先进制造工艺的热负荷要求。

该晶体管采用垂直沟道结构设计，沟道长度仅为100纳米，并可实现与单芯片CoP（Chip on Peripheral）DRAM架构的集成。测试数据显示，该晶体管不仅漏电流表现稳定，在长期老化测试中也展现出良好的可靠性。

目前，该技术仍处于研发阶段，三星计划将其应用于未来代号为“0a”与“0b”等更高密度的DRAM产品中。预计这项创新将助力三星在高密度存储市场持续保持技术领先，最早有望从2026年起在相关终端设备中逐步落地。