12 月 12 日消息,固态技术协会 JEDEC 于美国加州当地时间 11 日宣布,其全新的 SPHBM4 内存规范已接近完成。这里的 "SP" 是 "Standard Package"(标准封装)的首字母缩写。

SPHBM4 采用了与标准 HBM4 相同的 DRAM 核心层,两者在容量扩展能力上没有差异。关键区别在于,SPHBM4 的接口基础裸片部分采用了不同的设计方案,使其能够安装在标准有机基板上,而非传统的硅基板上。
此外,标准 HBM4 内存通常拥有 2048 个 I/O 数据引脚,而在 SPHBM4 上,这一数量将精简至 512 个。为了实现相近的总数据传输速率,SPHBM4 将具备更高的工作频率,并采用 4:1 串行化技术。这一设计也与有机基板所支持、凸点间距密度更低的材料特性相适应。
SPHBM4 使用可布线路径更长的有机基板,其一大优势在于允许 SoC 与 HBM 内存堆栈之间拥有更长的走线距离。这有利于在单一封装内集成更多的内存堆栈数量,从而进一步提升系统的内存总容量。
